EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 阿杨 于 2019-12-25 13:27 编辑 $ E. G* v7 v$ q' U5 A- G
8 d. M3 ~8 A( L- \5 t- A. L& K% ?什么是差分?
3 l; l' ~2 U3 B/ C+ E' Z2 O
: v$ V& r9 @8 S% t6 g驱动端发送两个大小相等,方向相反的信号,接收端会有一个相减器,比较这两信号的差值,来判断逻辑位是0 或是1,承载差分信号的那一对走线,即称为差分走线,或差动对。
图 1. 差动对
! _6 D' K9 d. O2 x7 d+ E3 s8 g9 ]% w
上图是差动对示意图。两个大小相同,方向相反的信号,分别在两个导体上传输,其两信号的差,即为差分信号。用数学式表示 : 如果用跷跷板来表示 : 图 2. 跷跷板示意图 " N4 U. r) n4 j: m! O. C2 Z
6 E% U! Q( Z) z, E3 ~
所谓的正电压跟负电压,都是V1 跟V2比较出来的结果。
/ }" W$ I7 F4 C9 g+ C$ X! K# U这点跟传统的单端信号不一样。单端信号中,所谓的正电压或负电压,是跟GND ( 电位 = 0 ) 比较出来的。上面图1 也可以看成两个单端信号: 图 3. 双绞线 日常生活中常见的双绞线,就是典型的差分信号,但它是立体3D的。该文主要还是针对平面式差动对来做探讨。/ C" J S4 Z' w# B$ x' F1 Y
为什么要用差分 ? 使用差分信号的第一个好处,就是具错误更正效果 由上图知道,如果在单端信号中有噪声,即VERROR,则会直接进入接收器,严重一点可能会造成逻辑误判。在那些对于时序有很精密要求的系统中,会有很重大的影响。
! U4 [* ~. X3 p: l( @2 H. E/ n+ }, c% |4 D$ e+ w4 s
图 5. 有噪声的差分信号 由上面式子知道,差分信号为两信号的差,因此图5 中,接收器接收到的信号为
因为正信号跟负信号上的VERROR大小相等,因此上式的差分信号,其VERROR会被消除掉。若以图表示之 : 由图6 可知其差动对的噪声,会透过相减器消除,使输出信号干净无瑕。- I4 h' w$ H& J5 d% r% q
第二个好处,就是防EMI 干扰,不论是干扰别人或是被别人干扰,都可有效抑止。这也是为什么高速信号一般都用差分信号,以加强其信号完整性,将失真度降到最低。
D7 A. H* V3 s. E* n3 w2 H- h( w% S图 7. 差分信号之耦合示意图 B 跟C 为差分对,而A 为邻近的信号。在PCB 板面积极为有限的产品,例如手机,A 跟B、C 有可能会靠得很近,在这情况下,A 会把能量耦合到B跟 C,以S 参数表示,A 耦合到B 为SBA ,A 耦合到C 为SCA 。当B 跟C 够紧密时,则SBA = SCA ,而又因为B 跟C 的信号方向相反,所以SBA跟SCA是等量又反向,如此一来, SBA跟SCA会相消,这就是为何差动对可以防止被其他信号干扰之故。 0 R% ?( y( s# L* x
6 N* }' I7 L% k; M, d5 J, H& t
什时候使用差分? 因此,如果GND 离差分信号太远,其EMI 干扰会变大吗?
: o0 o) ?7 @ O答案是会,除非有办法保证差动对的长度,可以完全等长,否则会变成单端信号,如此的话,回路面积加大,其EMI 的干扰会跟着加大。+ [0 R" ~ N3 h- i# u E* h
9 [5 b0 Z& O. r" }) m
|