|
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
摘要:多台吊装机在空中通过吊装物件的缆绳相互联系、相互耦合,这既需要各架机器按控制系统平衡稳定控制指令实时地
% u& W" z4 ]% r: L+ B调整拉力大小和方向,以保证被吊装物件的平衡。本文以协调吊装系统平台控制系统设计为主要研究对象。设计了以A.
' V+ t1 }$ `4 b5 {4 j( t! BduC812单片机为主控器件的无线通讯控制系统。其中,主要包括以下工作:多机协调吊装控制系统的电路设计、底层控制程# @' ^3 Z9 V& R: x3 N/ b% d: c
序编写以及通讯协议设计。) g/ f* @9 V- S6 \1 r
1引言* {# L' L& u2 M' P3 I
多机协调吊装系统是一个多变量、强耦合、非线性的复杂
! J8 f/ `) v7 h( d系统。因空问耦合性强,有控制非常复杂,计算量较大的特点。因* s9 n3 i% Y, d% ?. }7 p6 m' m) h
此,厶理的控制系统设计和良好的机械结构传动,是实现多机协
% L! p- k' B% l v: n. ^$ I4 h调吊装系统稳定运动与姿态调整的基础。本文重点研究了多机
, R5 H1 e: ?/ `协调吊装平台控制系统设计和控制算法两个问题。7 ~: E: z" d {$ I6 R
控制系统需要完成的功能:1)电机转向,转速检测与输出控! F; \+ H5 r4 X2 p9 S( g' d
制;2)rTJ装物体姿态检测;3)吊索拉力检测;4)与上位机的通讯( X/ d2 L; q$ t6 x U4 m j9 ^
功能:电机转向检测与转速控制采用码盘数字信号,力传感器为( f/ q3 y/ W8 `2 m5 E' S( S3 v j- W
模拟量,吊装物体姿态检测采用水平仪为模拟量;与上位机的通0 x( N8 M. ~4 u! U+ Q
讯采用无线通讯方式。 ]( S6 o# f N3 B/ n! I9 _
2控制系统总体框图设计
" ~ c Y. e3 c- b* Q7 B: t考虑到集成度和可靠性因素,采用具有MD功能的ADI公
1 N6 ?8 [$ q" l$ X" l$ J司AduC812单片机为主控器件,转向检测与转速控制采用2 g% t; d8 [3 m% \$ y
cpld芯片完成。整个系统的结构如图1所示。其中,电源芯片
3 \% T. H2 Z% S: |3 w采用7805,复位芯片采用MAX708。同时,采用sT公司L298N为
* Y' v' L9 {! H6 v& r7 m6 l3 V电机驱动芯片,ADI公司0P462为缓冲芯片,REFl95为A/D转
9 _* A9 F; l: N: r) T9 d换电压基准芯片。
9 q' X/ K. R* d" f* |双轴倾角传感器SCAIOOT。采用的力传感器是LYB一5一A型应4 T4 b4 R/ T8 x
变力传感器具有精度高、复现性好的特点。需要特别强调的是:* }& A' w0 U' [# J; e( w1 o
由于力传感器的过载能力有限(150%),所以,在实际使用过程中: m+ q6 w& e8 A' m# O. B
应尽量避免用力压传感器的头部或冲击传感器。否则,极易导致9 _+ Q: y8 R4 Y, Q1 ^ i
传感器因过载而损坏。6 ?" D: d( I% W. C0 i6 m" M# Y
3控制系统硬件详细设计
1 ]& [; Q# T% K0 V; L1.主控单元设计。包括以下几部分:复位电路.A/D采集输入
8 t, ]- n, W4 y( s缓冲电路和CPLD部分。
9 H+ M+ |* b, N# u8 p(1)复位电路。在设计中使用MAX708来复位ADuC812。因
, y/ d" A+ r3 u为ADuC812芯片对复位电路要求比较严格,采用普通的电阻电1 N5 g; l, K, ]; o- R% ]) w
容式复位电路时,上电后,单片机工作不稳定。
+ I: N( R$ t9 [% \' v) k* cf2)A/D采集输入缓冲电路。AdnC812中的A/D转换器包5 i O( j1 B9 v5 v
含了一个8通道.5 US转换时间.精度自校准.12位精度逐次逼
- J* p: \0 n5 k A近的ADC转换器:由电容式DAC的常规逐次逼近转换器组
( L3 ~1 ?1 Q: F* h成。无论什么时候,只要选择了新的通道,来自2pF的取样电容
) }/ q8 [* m0 p5 R5 {: X8 m器的驻留电荷都会产生瞬间的冲击,可以在软件中插入延时,以
; Q) G/ S) a# P$ D/ l4 l# {& z+ I( @; N使在通道选择之后和转换之前的信号稳定下来。但通过硬件设
9 k. ^" T4 m5 R: u* d- V计可以减轻软件设计的负担。一种硬件解决办法是选择非常快
7 R8 {: K8 I# i8 E( u; v' V速的运算放大器来驱动每个模拟输入端,故本电路采用两片
2 o% G3 Y z+ z% p2 v3 RRAILTO RAIL四输入运放0P462组成输入缓冲器,每个运放输1 o8 [% ], C2 c; s# n5 D
出都串接有5l欧电阻和0.01 U F电容组成的低通滤波网络, j, S" a! N9 F4 u+ x4 N) t
, F& {. }# H( E N
附件下载:
( T! r' v; B. u* p* J& ~5 [- }/ E7 C& `
6 X8 p, W( g4 m! ^
5 C: F/ B; Z X/ @! g; F& I8 [% c* c8 G1 p) u
|
|