找回密码
 注册
关于网站域名变更的通知
查看: 2932|回复: 4
打印 上一主题 下一主题

pads 连通性检查出错?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2009-10-28 16:25 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 leoyin 于 2009-10-28 16:26 编辑
: l$ V- a) T. t3 O% K/ F! a8 d, R0 S' {
请问各位大虾:我的pcb设计中明明已经有走线连通,为什么connectivity检查时还会报错啊???

QQ截图未命名2.jpg (29.63 KB, 下载次数: 3)

QQ截图未命名2.jpg

QQ截图未命名.jpg (54.36 KB, 下载次数: 2)

QQ截图未命名.jpg

QQ截图未命名3.jpg (74.59 KB, 下载次数: 2)

QQ截图未命名3.jpg

QQ截图未命名4.jpg (71.92 KB, 下载次数: 2)

QQ截图未命名4.jpg

该用户从未签到

2#
发表于 2009-10-28 19:53 | 只看该作者
看到还有很多飞线怎么能叫全连了?

该用户从未签到

3#
发表于 2009-10-29 15:19 | 只看该作者
用的是PADS2007么,如果是的话。把VIA里的STITCHING VIA全部勾掉

该用户从未签到

4#
 楼主| 发表于 2009-10-29 15:39 | 只看该作者
是啊,物理上我是用走线连通了的,但是有的飞线还是存在,是什么原因呢?

该用户从未签到

5#
 楼主| 发表于 2009-10-29 15:53 | 只看该作者
把VIA里的STITCHING VIA全部勾掉的话,stitching via的错误消失了,不过还是有些明显连通的via或引脚上会报错.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-24 02:36 , Processed in 0.093750 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表