请大神帮忙TPS5054电源文波200毫伏偏大

xueyabing

TPS5054电源文波200毫伏偏大，请大家指点一下，问题出现在哪里
5 D! h' X+ e. c+ v. r6 j

周英刚

第二份图的C3，对于高频纹波来说，能起的作用很有限了。
PCB走线的时候，应该从L1出来，先到C3、然后再从C3出来到C8，你第二份图，其实L1出来就是直接到C8了，L1到C8的阻抗低于L1到C3的阻抗，所以高频纹波就不到C3了。
用示波器普通的无源探头测试纹波，你要避免把噪声读进去，无源探头是不能过滤共模噪音的，所以你读到的纹波值里，可能很多都是噪音成分。假如你们单位预算够，就买个示波器有源探头。
. a% v$ `2 Z$ Y, R我曾经把无源探头的鳄鱼夹和输入端短路，再拿已经短路的点去触碰开关电源板上的任意一端，这样都能从示波器上读到丰富的噪音，那你说这能算是纹波吗！
我猜测你最大的可能性是使用无源探头的方法不对，纹波是纹波、噪音是噪音，处理方法不一样的。
% p* H$ K/ o7 p3 x& ~真正的纹波是典型三角波，你可以用数字示波器然后打开数字滤波功能，看看纹波到底多大，我不相信你这块板的纹波大的。
+ g0 G! f5 _  [- S' K) ?) a噪音就难说了，特别是共模噪音，普通的无源探头根本奈何不了共模噪音，示波器里读到的噪音根本就不是实际上需要处理的。哎，这方面我也表达的不透彻了，你意会吧。
* Q* H5 U3 d. u2 ^( P" H另外，你输入的接插件是大的，输出的接插件是小的，我觉得这个应该颠倒，毕竟24V是小电流，5V是大电流。

markamp

- L& t. u2 y2 Q) z# B  L. f
3 M4 u4 k$ O% {还不如早上那个，至少地平面更完整。如果单纯降纹波，那就先把输出大电容换成瓷片看看。电感感值刚看了规格书，居然更大，你也可以改，但这就对同体积下电感直流电阻要求更高了。理论分析的话，有几个方面，第一就是500KHZ下的电感电流，第二就是电容比频率下的阻抗(包括容抗感抗和ESR)，还有地回路及电源线上的阻抗，电流乘以阻抗和等于纹波。你应该是只看5V插口的纹波吧，可能会有共模噪声出现，所以你得把示波器信号和地接一起，顶到5V输出的地端看看共模噪声多大，然后再测5V噪声

jacky401

建议：
% |" h$ B0 r, ~. l0 K2 j8 y1、增大功率电感量
( V6 K5 Q' M/ U2、增加输出电容量
3、布局布线，请参见下文图示。

详见下文：

& i0 |1 G4 t5 \0 k" P7 `以下是根据楼主电源设计需求（不完整）作的一个仿真，以及器件选型，参数如原理图所示：

+ [* ^+ |- g/ Q: G1 @6 e
1 U* Q1 `* e5 K$ h4 G
: E, S+ C4 S3 k8 J仿真的纹波情况如下：
3 _0 W! d$ s/ H$ U5 Y
/ w9 w5 K0 d* Y& r5 c+ r电源稳定性很容易忽略，但是非常重要。以下波特图相位裕量约为60°，增益裕量约为-20dB，说明是相当稳定的。

( T' K1 O! K9 FPCB布局参考：
# k" F$ N4 F* c' _) Q( z6 B
% T! K+ a+ a6 h/ W
4 ^6 @, p9 z1 W. s+ a4 j7 n

topwon

R1反馈电压不要在电感引脚处直接取样，而是要在滤波电容C2之后，而且走线要避开电感区域。另外，你测量纹波的方法也要检查一下，避免探头地线环路导入的噪声

asdf193

TPS5450你这个地走的不好~反馈上下都加个电容，把反馈走到输出电容后面去~

markamp

走线有些问题，输出电容离芯片地有点远，反馈要接在输出电容上，另外铺铜也没必要挖。可以先把输出大电容全换成陶瓷看看

fisheryzh

2楼和3楼说得都有有理有据

布衣

都是些高人，学习了额。

xueyabing

markamp 发表于 2020-1-8 09:39
走线有些问题，输出电容离芯片地有点远，反馈要接在输出电容上，另外铺铜也没必要挖。可以先把输出大电容全 ...

2 y' }0 S; Q0 q) X+ Z0 d1 ~修改一下原理图和PCB，请大家再帮忙查看一下

anguchou

:):)

wgj2778

jacky401 发表于 2020-1-8 11:13
建议：
' A8 p1 Q+ T! V0 s) N1、增大功率电感量
2、增加输出电容量

: ?- h$ {2 H$ [8 J3 ?* [/ ~- C层主 你好  请教一下波特图应该怎么看啊
  A# P5 j7 x. q! A+ K相位裕量为零时，增益裕量什么范围内是稳定的呢
增益裕量为零时，相位裕量什么范围是稳定的啊
# e5 ^8 @) p2 J8 N4 t是这么样理解么  还请麻烦你指导一下 谢谢！

  z" D8 d9 l% [& Z! T& h
; K& f: a" w1 u7 t: P5 l- V

lize314

学习下 ，我之前画了个 最好找供应商FAE帮忙核查， 环路最小，器件尽量靠近芯片.

TAO11

对于DC-DC来说，输出电容用大电解（低阻）对降低纹波没有作用（亲测），你可以在插件位置贴三个22uF电容，测纹波是否有明显下降，如果没有，布局可能有问题。

xhy_hard

其实吧，你直接把电感连接到R1的走线割掉，直接从C6引一个线到R1电阻上验证看看就知道了，应该可以降低很多

周英刚

topwon 发表于 2020-1-8 09:29
* j: `$ {/ u6 _  ?! w: LR1反馈电压不要在电感引脚处直接取样，而是要在滤波电容C2之后，而且走线要避开电感区域。另外，你测量纹波 ...

1 m# P- C9 F% h6 h正解，一针见血的说明了问题。
( p0 `* F- @0 N& M3 S6 Z" S