PCB Layout工程师分享的一些注意事项

thinkfunny

PCB Layout多年经验
# p1 i2 X1 |5 q" [; Y" {/ W3 D6 F/ a1、静电防护器件请靠近端子处摆放，也就是PCB板的输入输出端口。
, B* m- [- `& z" C（1）因为这些地方是人体最容易接触到的地方，比如我们笔记本电脑的HDMI、USB、VGA、电源、雷电等接口处经常会添加一些静电防护器件的，
（2）靠近端口是将静电释放的能量直接在端口处泄放到地上去，因为如果在芯片端则可能导致板内的一些器件受到影响，简单理解就是“将静电扼杀在摇篮里”。
6 _8 |2 n% g& {9 O
2、晶体与器件之间的距离需要稍微大一些。
（1）首先需要注意晶体在温度下会导致频偏变大，所以在晶体Layout时需要注意器件的相关说明，如果没有说明则默认靠近主芯片放置的，但是如果有说明（一般是发热器件），则会告诉你距离器件间距是多远。如果是这样的话可以单点接地，将晶振的地和其他的地区分开，最后小面积接地。
. p& p  V# s6 L( Z5 `（2)晶体输出的信号频率很高，所以如果耦合到某一信号中传导出去则可能导致出现电磁兼容性问题，所以晶振附近不要走线，如果要走，则需要将走线与晶体用地线包起来。
0 w/ c, S0 R( @& {1 m4 I" w4 h& m/ E
3、电源芯片DCDC和LDO芯片。DCDC下方无过孔，对于DCDC的散热有一定影响，因为PCB板子的纵向散热能力来讲比较差，所以需要打孔塞绿油来增强散热，过孔对于地的回流来讲微乎其微，不用纠结；再就是有些设计主张把DCDC芯片输出电感的下方铜皮挖掉，但是有些都是保持不动的。以下是一些原因，但是看如何取舍？
" ^6 i: g# d5 ]4 g（1）挖掉电感下方的铜皮，首先将会导致下面的地不连续，此时导致的问题就是散热有问题，因为铜皮散热是要好于RF4基板的；
（2）温升低，因为电感下方的地拿掉的话，就没有因此导致的涡流发热；
（3）去掉电感下方的地，就相当于减小电感线圈与地之间的寄生电容，此举在高频下会减小损耗。
LDO芯片一般是发热比较严重的，因为其工作原理所决定的。所以在LDO处理时，我们需要在LDO芯片下方多打过孔，过孔可以减小PCB板的纵向散热热阻，增强散热效果；但是因为有些设计是把LDO焊盘做开窗处理的（开窗：就是铜皮上不覆盖绿油），这种效果其实特别差，原因在于铜的导热系数是高于绿油的，但是绿油的辐射系数是高于铜的，并且实测已经验证过了。
  u* y2 n0 i0 f% D7 S1 {; w( G/ z
6 M2 Z- C. r" E0 n( P4、时钟线CLK走线的包地和包地过孔问题。实际上包地是一个辅助性的锦上添花的做法，最为本质的还是需要完整的地平面。
" h  I, C! ]6 i（1）包地过少过细不利于信号回流，明确一点就是信号回流需满足最低阻抗要求，如果包地存在难以打过孔的问题，此时将会导致地阻抗变大（高频下要考虑寄生参数）则不如不包地，保持一个完整的地平面层就可以。
7 E5 \( P) z' ]* D7 o（2）时钟走线最好不要跨层走线，如果跨层但同时参考一层可是可行的（如在1、3层走线，参考2层地；或者在1、4层走线，但是2层和3层最好参考地，不要出现3层为地和电源的分割情况）。
( u! \2 N* ~' m( Y+ J
! Q: ?  ]2 b: L1 k3 Q4 K5、敏感信号干扰问题，例如时钟、重要信号线走线靠近晶体、电感，则有可能导致串扰干扰问题。
# J3 O# j/ ?$ |( _1 Z（1）这问题的解决，如果板子空间足够，则能拉多远就多远。
（2）如果板子空间不够，则考虑多层板设计，或者尽可能地增加包地线的宽度。

6、电源走线太细，且电源走线过孔太密，导致地连接不好；
（1）电源走线太细的问题在于，当后面负载需要极高电流时，在瞬间来讲是交流变化，所以在细走线寄生电感上产生压降，造成需求端电压变为电源减去寄生电感上的压降，此时可能导致问题出现。
+ e" I' ]7 b* [" y& d; t（2）过孔太密的原因是每个过孔所承载的电流大小是一定的，但是需要大电流时需要多个过孔并行打，此时如果过孔连接起来就有可能导致分割（具体看多少孔）。
% H2 e+ B) I4 l* ?3 x
, z. _6 w  e7 \7、器件底部的过孔数量，过孔太少既会影响芯片的信号回流，也不利于芯片的散热。
（1）因为器件的尺寸现在体积很小，造成和PCB板的接触面积减小，进而导致热阻变大，所以我们使用过孔来增加散热能力，但是对于功耗比较大的芯片来讲还是需要散热片的。
（2）地回流是对于高速信号提出来的，讲的是接地环路要保持面积最小，同时尽可能保持地走线面积大一些，但是PCB板上面积最大的就是地参考层，所以我们打过孔，有利于地回流。

) ?8 E) q3 S% f8、高压低压隔离相关问题。
$ o( O: O) ]$ q4 O" d) f（1）网口电路。高压电容电容附近的过孔数量尽量多一些，有利于浪涌路径阻抗最小。且需要注意高压区域低压区间距大小问题，尽量加大空间。特别是网口带灯时控制器引脚（指示灯控制脚）与高压间距。中心抽头出线要尽量短一些，有利于浪涌泄放。
7 c$ i0 m: ]7 x% M7 P) @) s8 D9 Q（2）电源产品的高压和低压之间隔离。如果直接是PCB板的话，则同层之间间距最少保持3mm间距；如果是不同层则中间介质大约为1mm就行（注意材质）；如果不够，则需要添加隔离槽，然后增加隔离物质填充，增加爬电距离。
$ N, q% F1 j. A% h4 W4 w* N
9、天线周围建议增加禁空区域范围，正常规范最小是3mm，增大间距有利于发挥天线性能。
" r( C/ e8 u! Z8 G- C' M$ X! b1 Y
) }' N6 L" `+ _+ I2 i  h10、所有时钟信号预留的RC网络是靠近源端放置还是靠近终端放置，需要看谁是时钟信号的输出端，谁是输入端，按照原理来讲是靠近输出端，就是源端；但是实际上我们需要考虑时钟信号与周围强干扰信号的距离。
6 G' Q9 K. l. {" r' }9 t2 _（1）时钟线的频率在现在变得已经很高了，而周期性方波信号经过傅里叶变换后在频域中包含的谐波很丰富，而这会导致EMC辐射超标问题。信号上升沿越陡峭，问题越严重，所以加上RC电路来降低上升沿陡峭程度，进而减小辐射。
+ m1 {0 T) V. V（2）辐射问题，我们一般讲干扰源、传播途径、敏感源。所以RC加在那端是关键。正常来讲，放在源端最好，因为源端产生的在源端处理；但是当板子上有其他干扰时，有可能又加在RC之后（空间、串扰等方式），所以此时是不是要考虑放在终端设备；所以实际上放在哪需要自己考量。是在不明白的，那就两边都放，然后实际测试下。
& w; ?& _9 _" L2 N
7 p' c- C6 Y5 h1 T+ c/ x9 I5 ~11、注意分割线的位置，过孔请靠近分割线放置；
(1)分割线会导致PCB板上的回流路径变长，对于高速信号来讲是不可取的，所以需要在跨分割区域增加过孔，使得信号通过过孔回流。
+ T- k& ]2 O( O* s, [
  E, [% d3 f/ u) x5 v6 S" U+ m12、连接端子走线出线请增加泪滴，否则阻抗不连续情况会变得更差。
（1）增加泪滴的目的在于使得走线逐渐的右粗变细或者游戏变粗，增加连续性，而不是直接变化。
- }* O& e0 q$ P7 B& S' p13、静电防护器件引脚周围增加过孔，使得浪涌等泄放时有最小泄放路径；
' J2 d% w+ m! ?$ N6 Z- [$ e
0 E! n9 @4 K* M14、器件、模组使用兼容问题，需要考虑实际的器件与兼容设计时器件物理尺寸的具体差异，是否会影响到实际的焊接；且要考虑当前物料在未来的采购量以及物料能否替代问题。
（1）这个问题实际上是原理图设计师需要注意的。

15、关键信号不要打过孔，可以牺牲掉一些不重要的信号的走线，使得关键信号走线完整。
: R; [' x0 B4 ~6 }( f, j% ~) v
, l2 U% |0 J2 w5 I8 B4 u3 w2 a

yin123

PCB Layout工程师分享的一些注意事项

12924322

好好

Kitty0515

学习学习