|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
摘要:分析了与标准8051 mcu兼容的MC8051 IP核结构原理与设计层次,详细论述了MC8051 IP核的FPGA实现与
4 M- T8 @! t2 S应用方法。通过试验验证,其性能比标准8051 MCU高,方便与系统其他模块的集成。在各种嵌入式系统和片上系统 d8 ]! \' r8 q- F4 h9 D, q
中使用该IP核具有重要意义。" @+ `9 t& F w) N! @7 C! q
- E# ?' d! _, K5 I4 O1 [
关键词:单片机; MC8051; IP核; FPGA; VHDL) m: t: z, }: }
$ ~+ x! O2 _: u# M# `, v4 _# l
1引言
$ A% C' N# R' y6 j9 [: N长期以来,单片机以其性价比高、体积小功能灵活等方面的
( P- Z0 J) d* A独特优点被广泛应用。但受其内部资源的限制，单片机需要在片% \1 ?, b! q- r, Z/ d8 E0 ?
外扩展相关资源。为了达到处理速度和控制灵活性方面的需求,1 u' p$ v3 o5 E% A7 ^
采用微控制器和可编程逻辑器件设计单片机嵌人式系统。随着 _; z6 a+ |6 W2 O. j
现场可编程逻辑阵列(FPGA)及EDA技术的发展,百万门级的
, V: H. a8 c* I' Y! K% }FPGA.可重构的嵌人式MCU核、功能复杂的IP核及各种功能, H, t+ \ b9 Z- } m& t% O
强大的EDA工具的出现,实现将MCU、存储器和一些外围电路
1 H) R- L: g7 ^( x, [. @3 A集成到一个芯片成为可能。随着IP核技术在FPGA中的应用，
1 i& w6 _' {6 P特别是MCU IP核技术的发展，出现了性能不同的嵌人式MCU6 z/ E% O K- A( x4 E
软核。MCS -51系列MCU是目前应用时间最长、最普及可获得) r) @$ g0 d+ @
应用资料最多的功能强大的8位MCU,建立8051MCU可综合
2 c* e# k: c# m4 Q# J* ^" [/ h& h; @IP核对于各种嵌入式系统和片上系统(SOC)的应用。针对8051
$ q9 z% [, J F' q0 ^MCU的应用前景，出现了几个比较典型的8051 IP核,如
( l5 d1 f) P% E+ y: r4 lDW8051核,OpenCore组织的0C8051核及T5I核,MC8051核
9 y9 j# V$ M. p" L- L& D7 a2 z D.等。这些IP核都是采用HDL语言描述的软MCU内核其与工艺+ h. ~# v% |, o R: p0 h! ]! W
无关能够在多种FPGA上进行逻辑综合及实现。这里采用免费
/ N" I+ f4 I" ]2 @9 M8 d的MC8051 IP核,通过对MC8051结构原理的分析，详细论述其# X3 \/ w8 m; r0 `9 q1 s+ k
在FPGA中的实现及应用。" I6 V9 f$ z3 ?/ R: r
2、MC8051 IP核基本结构及原理$ f6 P# Z5 y, y3 T& z+ L% Z+ G
MC8051是与MCS-51系列微处理器指令集完全兼容
0 Q7 q; R. X+ f7 e; @! R7 i1 [的8位嵌人式微处理器,通过芯核重用技术,可广泛应用在一些
+ Y1 v* W' Y$ u6 z6 ~. z0 z5 p面积要求比较苛刻,而对速度要求不是很高的片上系统中。, U1 J- I" W% T, }+ _
2.1 MC8051 功能特点叫$ J( l( A* D$ @
采用完全同步设计;指令集和标准8051微控制器完全4 n3 g1 S0 w/ ~ ]- [
兼容;指令执行时间为1~4 个时钟周期,执行性能优于标准
# Q4 J1 S) f" d/ i2 k* B& D2 ?8051微控制器8倍左右;用户可选择定时/计数器、串行接口$ V; N: K* x7 H3 C* ~6 E8 R
单元的数量,最多可增加到256组;新增特殊功能寄存器用* J2 `! H% f' _7 y6 _* O( g
于选择不同的定时/计数器、串行接口单元;可选择是否使用, Q2 c' Y2 u% Q* }
乘法器(乘法指令MUL);可选择是否使用除法器(除法指令
* ^3 |+ o& F+ s/ B* j9 T. j" g5 ]DIV);可选择是否使用十进制调整功能(+进制调整指令
& P2 V% R0 q$ B9 ]DA);/O口不复用,无双向数据/0端口,输人、输出端口独
% @4 V7 Q+ E8 ^! H1 U$ Y7 I+ `立;内部带256 Byte RAM; (1)最多可扩展至64 KB的ROM
, T$ t' M1 y9 U% p和64KB的RAM;与工艺无关,可通过修改VHDL源代码扩* D1 \ d. \+ @7 q
展及参数化设置。( `" g( `0 _! Y2 z0 \5 q4 C
2.2 MC8051 结构及设计层次
* ?( @$ \6 q) I: A! n6 ?2 T$ V图1给出MC8051_ core 的顶层设计模块及其子模块,包8 A8 b6 b/ B: p ]2 b* z+ ^' G
括顶层的各个信号端口及3个存储器模块。同时给出了项层& f& o6 I7 D+ a. j$ x
的输人输出I/O口"。定时/计数器和串行接口单元,对应于图; o3 w+ N0 ^# `$ T! z% m- R" u9 e3 J
中的MC8051_ tmrctr 和MC8051_ gsiu 模块,数量可选择,图中& T& N0 _7 P$ }$ L! N; l4 w" n' H$ v
用虚线表示。MC8051 IP 核与工业标准8051 单片机不同，
/ n# T# @& c: t$ i% ]$ tMC8051的输人、输出并口分别映射到独立的端口上。其顶层.& j0 A9 L1 R5 n2 @6 k2 I& V/ B: @
各I0信号的描述如表1所利。
: R( R2 c0 X; d4 d" y5 U: hMC8051IP核的设计层次及对应的VHDL文件如图2所, n( g. a1 T+ \$ I7 S. v+ G
示内。它由定时/计数器,ALU算数逻辑单元，串行接口单元和
2 {2 G6 s" S8 r( G控制单元组成。RAM及ROM模块不包括在IP核内,处于设+ Y( S9 p* y3 j Q& g2 ~
4 e6 ?, S+ J9 O
- s) M+ L0 }: f$ R" ~
6 N& Z. E) p4 g2 o+ I0 F附件下载：
3 I0 i+ B' a! S7 Z7 f6 }
/ S# \& G9 Y) b1 a; v/ O1 l
6 K8 G* ]/ b1 B! k2 ?3 N# Y2 ]4 m! w! C" |4 r' [- |- Y2 K, _
# O' U# y# f" S* N
! D$ L D) a- o( `9 c2 `
5 k: s" [% y9 P5 S6 l2 P |
|
/1 
发表于 2020-3-9 09:51
收藏
淘帖
支持！
反对！