BGA多电源处理及去耦电容布局

lygo

# Z# f7 U) }4 I/ e8 o( B' m. \
! N8 d& v3 F0 l; l4 j! X由于本人第一次做Layout,BGA 间距0.8mm、直径为0.4，此BGA为两组电源（1.8V、3.3V）供电，如下图：
+ m( }+ i1 {- M3 t' {2 h" M6 L3 _
8 m6 [" @0 i+ F8 A0 i
+ ^* z) z9 D$ q8 S- K: ~2 M# Q           
        注：黄色为1.8V、蓝色为3.3V、绿色为GND、红色为信号
3 ?' t/ B2 t& T4 c请教：1、此芯片应设计多少个退耦电容较优合适？
         2、各退耦电容应怎样布局？
6 T) h3 @  T. }* N- t0 P6 z         3、各电源引脚走线应为何种拓扑结构，有平面层与无平面层时应怎么走线？
9 I! }1 v' s) \* f- J4 k         4、以下两种叠层结构那种方案更适合此芯片？
             叠层1：TOP、S1、GND Plane、Power Plane、S2、Bottom
             叠层2：TOP、GND Plane、S1、S2、Power Plane 、Bottom

lygo

请坛子里的高手指教

dreamfly2009

没有NC管脚？
' B/ y% S9 z! r2 I6 B( L7 w. X采不采用盲埋孔设计？

lygo

回复 3# dreamfly2009
0 Q* q+ M! e8 z+ g
0 f1 ]' J; C) ]+ I& A% F, N/ d7 o6 t  Z
   没有使用盲埋孔，请指教。
   谢谢

duanjian205

我觉得 SIG, GND, SIG, SIG, GND, SIG最合适。
% z$ k, D3 r- U4 P7 d主要信号布在三四层以及顶层，底层专门走电源。

adaegg

滤波电容只能放置中心空区域和 打via时一半上一半下，当中留下的区域了。
5 h+ l8 z2 u' \1 D) r  v$ A
) K' O' i# v- j7 \( G5 p我选择叠层2，top ,sig1 都能参考到，sig1 走重要信号，

simoncx

1.叠层2：TOP、GND Plane、S1、S2、Power Plane 、Bottom
     2.bypass电容可以十字架分布,第5层即电源层采用20H原则，主电源为3.3V，1.8V电源可适当分布于第4层！个人见解，仅供参考！