|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
“Has no driver”的解决方法
' L8 ^; j1 a9 q- F
- _ U# J: Q: y! ?今天在进行原理图绘制完成后，对其进行编译，发现出现好多相同的错误：“......has no driver”，找了很久，没有发现什么错误。经过慢慢摸索：原来，我开始只是新建了一个schematic文件，即单单是对一个sch文件进行编译，所以，出现了前述的“has no driver”的error！! [' _" s! X. W/ \0 F8 s' h
' l$ n. I |, W. V- H
4 M* o8 o+ r& `9 S5 g解决方法：
# c3 N0 G! C+ ]0 r+ {" l9 U将schematic原理图添加到某工程，再编译就不会出现那些error了。
' M8 k+ S, }2 p) \$ k J0 W2 @5 }0 d+ n: b' L3 H
还可参考：
! @6 P8 L+ z5 ^! v: b/ X解法一：你使用的元件对应的引脚是输入的，可以改变原理图中对应元器件的引脚属性解决。
- |. x* P& G; S
/ K# l3 {2 P! A. R. d解法二：在protel中,软件会检查你的输入管脚有没有连,这样的好处是提醒画图的人还有输入管脚悬空的,我们知道,在电路系统中,大部分输入管脚是不允许悬空 的.所以建议画图的人在做原理图库的时候尽量把元件管脚的属性加上,这样可以不让自己出错.如果有输入哪个管脚必须悬空的话,可以在上面添加忽略ERC检查.这样编译的时候就没有警告了!
, c5 n2 f0 o4 S$ ~6 P* f+ J# d! @% f, \% N8 [
解发三：在做元件封装的时候，管脚的electrical type有很多选择，一般情况下，选择passive就没事了0 y, p$ r# f' [6 B: V8 o4 r3 f7 h
# G2 w: E9 M9 Z$ F( {
解发四：设置属性。在Project-Error Reporting-Violations Associated with Nets # a8 G5 a+ |4 U! | p# s W1 w
Signals with no driver中,选择no report, 9 D) I6 ?/ [3 x0 p( x* R' Z
, ]# x% b7 c0 n
8 U, H3 L4 o+ w" Y1 B
更多内容，请点击 冰剑工作室 |
|
/1 
发表于 2010-5-10 13:30
收藏
淘帖
支持！
反对！