SONY铺铜标准(原创)

sarryfu

原帖由 cmos 于 2008-6-3 11:03 发表
就思科和华为而言，他们致命的误区就是期望pcb layout来解决si问题，甚至提供些建议，结果很多case反而沦落为人为的经验结果。还有简单的仿真其精度和涵盖度有待质疑。因为做过板仿的都知道，那个是费时间，你还要熟 ...

) d+ G: M, K! t" W2 Y8 O- b
有一定的深度.
% I# z& [  `( b5 `. I* l
* ^2 T0 P0 b& g& O仿真解决不了问题,要是仿真能解决问题, 实验室的学生人人都可以成为专家了，世界大公司倒不会用那么多高手来做板子了。那论坛上的layout工程师也可以转行做点别的了。因为世界上99%的大多数人都不是爱因斯坦和牛顿,不能通过想解决问题,都要实践出真知,所以经验是任何人/任何社会都必须重视的东西,也是很多方面决定成败的关键因素,正如战争,新兵打仗送死的多,能打仗的基本都是从小兵做起的.毛和孙子属于1%.
( K# I- }2 W/ B
+ Q8 _" u7 G, U* f4 c/ p1 P思科可能是最强的技术公司,包括系统/硬件和软件.HW次之.

为什么这么说呢. 思科就不用罗嗦了.

( s2 \* j6 Q) G) E" g4 v/ W华为的互连设计原先用的是外包布线,最早是以华X(什么华安/华胜/华猛之类的)为名字的一堆外包公司,只能叫拉线,后来全部转为会通,里面大多数资深HW自己的互连工程师做比较高端的事情,包括但不限于带领外包人员做板子,掌控关键方面,监督布线的质量,所以华为的拉线就是拉线,建库就是建库,检查就是检查,分工很细,单独地谁也作不了别的,更不要是关键的部分了. 也曾经使用过给SONY布线的外包公司,但同样只是拉线而已.

7 V' ]( l# }2 MSONY的外包人员的技术曾经接触过不少,但并不比华为自己的外包人员高明多少,而且华为是做大系统的,所以其实他们的要求是一致的.但明显电信级的设备要求要更高点.
: ^3 o: m+ w& h, g
) p5 o2 w: \$ p- T) H' y说到底,技术到了一定程度是相通的.所以说他们三家基本差不了太多,如果有差别,那也是在单兵素质上的差别, 一分钱一分货,跟薪资政策和薪资待遇有关.同样是拿刀的,杀猪的/卖肉的和切菜的价钱差多了, 看你给的钱是干哪行的了. 限于人家内部的事情不能说太多,其实三家实施的一套做法都大同小异,只能说那么多.
1 ~+ H- M% Y/ P+ ]2 W/ e0 A
2 a" s% A( k, `+ z9 C[ 本帖最后由 sarryfu 于 2008-6-3 21:11 编辑 ]

路人丙

我也来凑个热闹！！！

cmos

偶得意思是，sony能力强不是靠工程师取胜的，因为工程师是会流动的，但他的流程是他产品质量的保证。
% @* z$ b( i" T# w% n此外sony和思科的可比性在于，思科仅仅局限在一个很小的领域，而sony的产品可是涉及到各个方面的，

' y& v. m2 {( J# l0 h. t7 h) f另外，你可以遇到一个你认为不怎么样的做sony的layout，而cisco和华为有不少牛人layout，而产品呢。
用比较烂的人，创造出一个完美的产品的制造体系，这才是总体竞争力的表现。诸葛亮哪里都能找到。能救火的也许臭皮匠都能做。
; j4 k+ I. T1 ^+ V* |6 n
9 X# Q; [! u, H6 t; [- T: w# t9 o能把你有限的人力资源用活用好，才是真本事。

mengzhuhao

为何非得这样分成小块的铜皮呢
这样对返回路径有没有影响啊
实在搞不明白小鬼子这么做的好处在那里

mengzhuhao

原帖由 cmos 于 2008-6-3 11:03 发表
就思科和华为而言，他们致命的误区就是期望pcb layout来解决si问题，甚至提供些建议，结果很多case反而沦落为人为的经验结果。还有简单的仿真其精度和涵盖度有待质疑。因为做过板仿的都知道，那个是费时间，你还要熟 ...

说的非常好

chiack

终于知道LAYOUT的设计指引是这样的》

cmos

原帖由 mengzhuhao 于 2008-6-4 22:06 发表
/ p0 h1 w; }7 X% T" t1 I# D为何非得这样分成小块的铜皮呢
这样对返回路径有没有影响啊
; p: g! D$ [6 h6 c8 Z# w3 e* o; T实在搞不明白小鬼子这么做的好处在那里

这是一个20层的有盲孔的设计，底层铺铜不是为了给回流路径的，阻抗控制线在内部处理了，并为跨cut等考虑，内层没有能力把电源和地全部分完。所以需要bottom把没有分掉的地和电源处理掉，所以才会有这么多铺铜。

[ 本帖最后由 cmos 于 2008-6-5 15:44 编辑 ]

mengzhuhao

原帖由 cmos 于 2008-6-5 15:41 发表

. ^# `0 y+ K2 q+ k
这是一个20层的有盲孔的设计，底层铺铜不是为了给回流路径的，阻抗控制线在内部处理了，并为跨cut等考虑，内层没有能力把电源和地全部分完。所以需要bottom把没有分掉的地和电源处理掉，所以才会有这么多铺铜。

原来如此啊

mengzhuhao

原帖由 cmos 于 2008-6-5 15:41 发表
$ S# U7 j1 Z$ w; s. A- D
! T5 C1 t7 A" h  @4 [7 G+ B2 r
这是一个20层的有盲孔的设计，底层铺铜不是为了给回流路径的，阻抗控制线在内部处理了，并为跨cut等考虑，内层没有能力把电源和地全部分完。所以需要bottom把没有分掉的地和电源处理掉，所以才会有这么多铺铜。

这成本也应该及其的高吧

clockwork

弱弱的提几个不明白的问题，不要笑话俺
) w& I! F8 ^8 Z  U2 H0 B引用楼主：
) S+ N- Q/ _; Q2 ^+ z, c2：shape corner必须大小一致，corner的两条边都是4个格点，那么所有的小corner都要这样做。（这样做的目的是什么呢，是为了整齐划一么？）
; @% ?1 }0 [" t0 L3：散热孔的大小必须一致，散热方孔的在器件焊盘的位置必须一致，就是焊盘角在方孔的中心点。（散热孔是规则设定的，还是人工画的）
% `8 Z6 n4 k/ ~- G* ~! ~' w4：shape不能跨越焊盘，进入器件内部 （是不是比如0603的2个焊盘中间是不允许铺铜存在？）
1 W5 Q# i0 y" U: g5：shape和焊盘不能形成锐角的夹角! |4 M1 R3
' P& S- |2 ^+ ~5 ?

' J0 |- U8 A+ {哪儿有较详细的铺铜规范呢？
, Y* T, E& X8 j, b0 x0 ~7 l
/ M1 Z/ k6 u  v5 T[ 本帖最后由 clockwork 于 2008-6-7 22:14 编辑 ]

cmos

原帖由 clockwork 于 2008-6-7 22:09 发表
2 ^- J. H) y1 p% g$ S5 z9 o, W- ?弱弱的提几个不明白的问题，不要笑话俺
2：shape corner必须大小一致，corner的两条边都是4个格点，那么所有的小corner都要这样做。（这样做的目的是什么呢，是为了整齐划一么？）
3：散热孔的大小必须一致，散热方孔的在器件焊盘的位置必须一致，就是焊盘角在方孔的中心点。（散热孔是规则设定的，还是人工画的）
+ J) ~* ~' B% M2 ?. A8 r7 k( i: T4：shape不能跨越焊盘，进入器件内部 （是不是比如0603的2个焊盘中间是不允许铺铜存在？）
5：shape和焊盘不能形成锐角的夹角! |4 M1 R3 ...

2：为了美观。
* R  i( t, R, e  G) n9 B6 v! q  W3：人工画
4：0603也不允许，一般这类库的lib，焊盘间都有routekeepout的
/ w9 d$ \7 w3 C5：这个不用解释，铺铜允许锐角吗？
. ~' e) a! K0 ?  Z+ g) ~: i
0 Y5 @6 H' k) S2 b3 m没有什么详细的铺铜规范，取决于不同的客户不同的要求而已，如果你自己是硬工自己画layout，也许都可以没有要求了。
2 |5 I5 S- I: |( F( ~" x5 p5 D2 A此贴只是抛砖引玉。因为你不是这么做，但别人是如此做的，想象下茶道到了日本怎么会弄出那么多规矩。不就是喝茶吗？同理。
. U' g7 ^$ F( G6 K2 s. E6 O
其实还有套silk规范，如果我拿出来争议就更大了。

cmos

原帖由 mengzhuhao 于 2008-6-6 17:57 发表
3 [: E% e2 \' p8 |2 d这成本也应该及其的高吧

& D2 @7 J3 Q  v% d1 @  h( C* t不晓得要多少钱。

醉酒青牛

看来小日本也不是全都是坏的嘛,呵呵,人家的电子技术强在哪呢,就在这些细节啊,革命尚未成功,同志还要努力啊,

nj0512

好帖,希望楼主有更多奉献,大家共同进步!

xhcgy2003

日本的技术要学习,但是仇不能忘!