SONY铺铜标准(原创)

sarryfu

原帖由 cmos 于 2008-6-3 11:03 发表
- _5 \. H4 z0 u: H( r; f4 l就思科和华为而言，他们致命的误区就是期望pcb layout来解决si问题，甚至提供些建议，结果很多case反而沦落为人为的经验结果。还有简单的仿真其精度和涵盖度有待质疑。因为做过板仿的都知道，那个是费时间，你还要熟 ...

) Y, S) ]# F& R" k
# p8 m1 s9 }  W# {
有一定的深度.

& b( S7 a  P. K+ d+ \5 ^仿真解决不了问题,要是仿真能解决问题, 实验室的学生人人都可以成为专家了，世界大公司倒不会用那么多高手来做板子了。那论坛上的layout工程师也可以转行做点别的了。因为世界上99%的大多数人都不是爱因斯坦和牛顿,不能通过想解决问题,都要实践出真知,所以经验是任何人/任何社会都必须重视的东西,也是很多方面决定成败的关键因素,正如战争,新兵打仗送死的多,能打仗的基本都是从小兵做起的.毛和孙子属于1%.
% ]1 S/ K4 ^; t. H# `
思科可能是最强的技术公司,包括系统/硬件和软件.HW次之.
/ l( ~5 J! _! ?1 k# d5 [* e* I
为什么这么说呢. 思科就不用罗嗦了.
1 I& x5 h, w/ c' g2 c. c, v) f  p
华为的互连设计原先用的是外包布线,最早是以华X(什么华安/华胜/华猛之类的)为名字的一堆外包公司,只能叫拉线,后来全部转为会通,里面大多数资深HW自己的互连工程师做比较高端的事情,包括但不限于带领外包人员做板子,掌控关键方面,监督布线的质量,所以华为的拉线就是拉线,建库就是建库,检查就是检查,分工很细,单独地谁也作不了别的,更不要是关键的部分了. 也曾经使用过给SONY布线的外包公司,但同样只是拉线而已.
4 F7 g1 \* ?/ F
0 Q. a0 B: o2 J, [1 M/ T. nSONY的外包人员的技术曾经接触过不少,但并不比华为自己的外包人员高明多少,而且华为是做大系统的,所以其实他们的要求是一致的.但明显电信级的设备要求要更高点.

说到底,技术到了一定程度是相通的.所以说他们三家基本差不了太多,如果有差别,那也是在单兵素质上的差别, 一分钱一分货,跟薪资政策和薪资待遇有关.同样是拿刀的,杀猪的/卖肉的和切菜的价钱差多了, 看你给的钱是干哪行的了. 限于人家内部的事情不能说太多,其实三家实施的一套做法都大同小异,只能说那么多.
9 D0 o) k' U- R$ X# G; |- a4 K
6 |. W* r. ^( V4 H4 Q% m0 M* u4 O2 D! @# {[ 本帖最后由 sarryfu 于 2008-6-3 21:11 编辑 ]

路人丙

我也来凑个热闹！！！

cmos

偶得意思是，sony能力强不是靠工程师取胜的，因为工程师是会流动的，但他的流程是他产品质量的保证。
8 e% t) s# T/ i! `1 }, C此外sony和思科的可比性在于，思科仅仅局限在一个很小的领域，而sony的产品可是涉及到各个方面的，
: s2 @* H! ?- Z- L9 o, f& `8 F5 B
1 A- ?; Q) L3 s' e$ p另外，你可以遇到一个你认为不怎么样的做sony的layout，而cisco和华为有不少牛人layout，而产品呢。
! p$ r( k3 i3 u) {; P- a0 b, u用比较烂的人，创造出一个完美的产品的制造体系，这才是总体竞争力的表现。诸葛亮哪里都能找到。能救火的也许臭皮匠都能做。

能把你有限的人力资源用活用好，才是真本事。

mengzhuhao

为何非得这样分成小块的铜皮呢
这样对返回路径有没有影响啊
4 B- u" ^9 ^$ S) L, ^实在搞不明白小鬼子这么做的好处在那里

mengzhuhao

原帖由 cmos 于 2008-6-3 11:03 发表
就思科和华为而言，他们致命的误区就是期望pcb layout来解决si问题，甚至提供些建议，结果很多case反而沦落为人为的经验结果。还有简单的仿真其精度和涵盖度有待质疑。因为做过板仿的都知道，那个是费时间，你还要熟 ...

说的非常好

chiack

终于知道LAYOUT的设计指引是这样的》

cmos

原帖由 mengzhuhao 于 2008-6-4 22:06 发表
9 j) u$ ~7 L% O. c3 p为何非得这样分成小块的铜皮呢
这样对返回路径有没有影响啊
实在搞不明白小鬼子这么做的好处在那里

8 r4 n' E/ f3 u这是一个20层的有盲孔的设计，底层铺铜不是为了给回流路径的，阻抗控制线在内部处理了，并为跨cut等考虑，内层没有能力把电源和地全部分完。所以需要bottom把没有分掉的地和电源处理掉，所以才会有这么多铺铜。
+ V9 H% j% b) Y" e3 z
- j. {) D6 _) Z5 z4 W[ 本帖最后由 cmos 于 2008-6-5 15:44 编辑 ]

mengzhuhao

原帖由 cmos 于 2008-6-5 15:41 发表
9 d/ i, q0 A2 U: W- B

这是一个20层的有盲孔的设计，底层铺铜不是为了给回流路径的，阻抗控制线在内部处理了，并为跨cut等考虑，内层没有能力把电源和地全部分完。所以需要bottom把没有分掉的地和电源处理掉，所以才会有这么多铺铜。

原来如此啊

mengzhuhao

原帖由 cmos 于 2008-6-5 15:41 发表


这是一个20层的有盲孔的设计，底层铺铜不是为了给回流路径的，阻抗控制线在内部处理了，并为跨cut等考虑，内层没有能力把电源和地全部分完。所以需要bottom把没有分掉的地和电源处理掉，所以才会有这么多铺铜。

这成本也应该及其的高吧

clockwork

弱弱的提几个不明白的问题，不要笑话俺
" s0 t/ Q/ B3 e3 l) |引用楼主：
& U+ t1 N9 K# a; T. V! ~6 Z% `' h2：shape corner必须大小一致，corner的两条边都是4个格点，那么所有的小corner都要这样做。（这样做的目的是什么呢，是为了整齐划一么？）
3：散热孔的大小必须一致，散热方孔的在器件焊盘的位置必须一致，就是焊盘角在方孔的中心点。（散热孔是规则设定的，还是人工画的）
4：shape不能跨越焊盘，进入器件内部 （是不是比如0603的2个焊盘中间是不允许铺铜存在？）
  q' g+ E  B9 Y  {5：shape和焊盘不能形成锐角的夹角! |4 M1 R3
; O7 E, E5 R; d- n" N0 {2 l& x

哪儿有较详细的铺铜规范呢？

6 K" Y! ^1 q( w9 v[ 本帖最后由 clockwork 于 2008-6-7 22:14 编辑 ]

cmos

原帖由 clockwork 于 2008-6-7 22:09 发表
3 V4 B5 L2 z9 t% S弱弱的提几个不明白的问题，不要笑话俺
2：shape corner必须大小一致，corner的两条边都是4个格点，那么所有的小corner都要这样做。（这样做的目的是什么呢，是为了整齐划一么？）
3：散热孔的大小必须一致，散热方孔的在器件焊盘的位置必须一致，就是焊盘角在方孔的中心点。（散热孔是规则设定的，还是人工画的）
4：shape不能跨越焊盘，进入器件内部 （是不是比如0603的2个焊盘中间是不允许铺铜存在？）
3 @% \' }' s0 B5 d5 M" Y7 g5：shape和焊盘不能形成锐角的夹角! |4 M1 R3 ...

, k" f' @" J& C$ D+ n+ ^, n9 m
2：为了美观。
3：人工画
" R' ?' Q& D  Y+ b0 e  x! o4：0603也不允许，一般这类库的lib，焊盘间都有routekeepout的
9 x( x5 v4 G; y$ r* j+ q% b5：这个不用解释，铺铜允许锐角吗？
6 k; a7 K- u& n; f* D- b; r) |9 |$ y
% S; [' r' i$ u没有什么详细的铺铜规范，取决于不同的客户不同的要求而已，如果你自己是硬工自己画layout，也许都可以没有要求了。
此贴只是抛砖引玉。因为你不是这么做，但别人是如此做的，想象下茶道到了日本怎么会弄出那么多规矩。不就是喝茶吗？同理。
0 b, G; z7 `% H
" F9 ~5 T4 c* R7 Q" v- t. |其实还有套silk规范，如果我拿出来争议就更大了。

cmos

原帖由 mengzhuhao 于 2008-6-6 17:57 发表
这成本也应该及其的高吧

, n: A3 R2 P* v# T  ]6 m8 D4 W不晓得要多少钱。

醉酒青牛

看来小日本也不是全都是坏的嘛,呵呵,人家的电子技术强在哪呢,就在这些细节啊,革命尚未成功,同志还要努力啊,

nj0512

好帖,希望楼主有更多奉献,大家共同进步!

xhcgy2003

日本的技术要学习,但是仇不能忘!