EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
everspin在此生产基于180nm,130nm和90nm工艺技术节点的MRAM产品。产品包装和测试业务遍及中国,台湾和其他亚洲国家。在平面内和垂直磁隧道结(MTJ)STT-MRAM位单元的开发方面处于市场领先地位。- f: z- d. Q; {* T# H; _, s: Q' Q
% k; l- p) Y6 F
EVERSPIN的SPI产品系列中增加了具有2mm底部裸露焊盘的新型DFN8封装。这种新封装允许该器件既可用于JEDEC标准SOIC-8引脚又可用于DFN8 PCB焊盘图案。图1显示了典型的SOIC-8 PCB焊盘图案。
- P6 ?( v. f' E. e: I1 v" F# X2 M + ^3 e$ D9 U: S, h& g V
一些Everspin客户对Everspin“ DC” DFN封装的裸露底部焊盘(4.1mm焊盘)与SOIC-8封装的PCB焊盘之间的边际间隙表示担忧。 Everspin的新型2mm裸露焊盘DFN-8封装缓解了这种担忧。
+ u. g4 n8 ^* |7 P
! ^4 x6 ^3 w) j/ Y9 G, l
5 k8 T7 O, ]! q. @, H% |- y 图1代表了JEDEC标准SOIC-8封装的近似尺寸和建议的PCB焊盘图案(注意:以下尺寸为近似值,可能因供应商而异) : ]' p% ^. s5 H! m3 X2 u
) W) X& V8 `# ^4 m- F' G# r, \
图2和图3分别是Everspin MR25HxxxDC(4.1mm裸露的底部焊盘)和MR25HxxxDF(2.0mm裸露的底部焊盘)的封装尺寸。由于MR25HxxxDC的4.1mm裸露底垫与SOIC-8 PCB焊盘图案之间存在边际间隙,因此具有2.0mm裸露底垫(MR25HxxxDF)的新封装已获Everspin批准生产,并且与JEDEC兼容标准SOIC-8和DFN-8焊盘图案。较小的底垫在底垫和SOIC-8的PCB焊盘图案之间提供足够的间隙。+ U/ r( _1 C8 Y
: q3 }# h3 t4 M; M s9 l: n0 v. g! j$ i& O
图2-Everspin MR25HxxxDC封装的封装尺寸 e$ N8 ^! A' w: j: C
" X. \8 q# i. E" N% } 图3-Everspin的MR25HxxxDF封装的封装尺寸' |/ b$ y: n! [ S7 c0 U
+ m5 W8 s6 v. y: j6 G ; C. B/ j$ g$ _7 J& a+ ^& x' Q/ O2 s
! W! J/ _- R9 c. k+ x; P |