多层PCB层叠结构如何？

thinkfunny · 发表于 2020-4-22 10:52

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

设计多层PCB电路板之前，设计者需要首先根据电路的规模、电路板的尺寸和电磁兼容（EMC）的要求来确定所采用的电路板结构，也就是决定采用4层、6层，还是更多层数的电路板。确定层数之后，再确定内电层的放置位置以及如何在这些层上分布不同的信号。这就是多层PCB层叠结构的选择问题。层叠结构是影响PCB板EMC性能的一个重要因素，也是抑制电磁干扰的一个重要手段。本节将介绍多层PCB板层叠结构的相关内容。 . o4 j: Q' j( \' y6 m, Q: O/ O4 x
: C. t& m- a2 ?/ C7 ]4 ~- ]# E
, j' G; S4 T4 h% ]! A" j+ i
1、多层PCB层叠结构的选择问题  s+ Q* Z1 p* a: j- e( F: y/ t

* \' U1 b8 u7 {' C) ]/ V2 h- |
1.1 层数的选择和叠加原则 & ^4 D+ |; |" q/ e
      确定多层PCB板的层叠结构需要考虑较多的因素。从布线方面来说，层数越多越利于布线，但是制板成本和难度也会随之增加。对于生产厂家来说，层叠结构对称与否是PCB板制造时需要关注的焦点，所以层数的选择需要考虑各方面的需求，以达到最佳的平衡。

      对于有经验的设计人员来说，在完成元器件的预布局后，会对PCB的布线瓶颈处进行重点分析。结合其他EDA工具分析电路板的布线密度；再综合有特殊布线要求的信号线如差分线、敏感信号线等的数量和种类来确定信号层的层数；然后根据电源的种类、隔离和抗干扰的要求来确定内电层的数目。这样，整个电路板的板层数目就基本确定了。
- I; J+ y' ^/ B! K
      确定了电路板的层数后，接下来的工作便是合理地排列各层电路的放置顺序。在这一步骤中，需要考虑的因素主要为特殊信号层的分布、电源层和地层的分布。
- x4 ^2 e1 ~" i$ i/ A; J5 s" }4 p
      如果电路板的层数越多，特殊信号层、地层和电源层的排列组合的种类也就越多，如何来确定哪种组合方式最优也越困难，但总的原则有以下几条。

   （1）信号层应该与一个内电层相邻（内部电源/地层），利用内电层的大铜膜来为信号层提供屏蔽。 . f! {0 Q2 }7 c
- O' c* F# I4 r# F( c% [* d: M4 N
   （2）内部电源层和地层之间应该紧密耦合，也就是说，内部电源层和地层之间的介质厚度应该取较小的值，以提高电源层和地层之间的电容，增大谐振频率。内部电源层和地层之间的介质厚度可以在protel的Layer Stack Manager（层堆栈管理器）中进行设置。选择【Design】/【Layer Stack Manager…】命令，系统弹出层堆栈管理器对话框，用鼠标双击Prepreg文本，弹出如图11-1所示对话框，可在该对话框的Thickness选项中改变绝缘层的厚度。9 ^: h8 [- q) c) p$ v$ d2 w5 O

; Z6 U8 \& H5 y2 x' c

5 H# r% |! J5 K6 ^
如果电源和地线之间的电位差不大的话，可以采用较小的绝缘层厚度，例如5mil（0.127mm）。

   （3）电路中的高速信号传输层应该是信号中间层，并且夹在两个内电层之间。这样两个内电层的铜膜可以为高速信号传输提供电磁屏蔽，同时也能有效地将高速信号的辐射限制在两个内电层之间，不对外造成干扰。
1 o4 [8 V9 g  V
   （4）避免两个信号层直接相邻。相邻的信号层之间容易引入串扰，从而导致电路功能失效。在两信号层之间加入地平面可以有效地避免串扰。

   （5）多个接地的内电层可以有效地降低接地阻抗。例如，A信号层和B信号层采用各自单独的地平面，可以有效地降低共模干扰。8 I. _8 L$ {0 ]4 N: ]
. ]% {9 u; L9 s: f/ r

（6）兼顾层结构的对称性。 3 @! e1 j* E7 u" G- C2 `7 s: n

      1.2 常用的层叠结构
下面通过4层板的例子来说明如何优选各种层叠结构的排列组合方式。
3 ~% u6 l" }' B4 y% K

对于常用的4层板来说，有以下几种层叠方式（从顶层到底层）。 * J( m: F" ^% N+ K" S+ i7 ]

$ K2 P& Z' t$ A
（1）Siganl_1（Top），GND（Inner_1），POWER（Inner_2），Siganl_2（Bottom）。 6 ^( `; B/ J0 }- [

（2）Siganl_1（Top），POWER（Inner_1），GND（Inner_2），Siganl_2（Bottom）。 6 {9 j9 |$ z) r+ g, q

（3）POWER（Top），Siganl_1（Inner_1），GND（Inner_2），Siganl_2（Bottom）。
0 ^% i( ^; u+ d6 \  N( W  U& c3 s

显然，方案3电源层和地层缺乏有效的耦合，不应该被采用。 0 B' O2 A; W8 B7 d2 A4 u$ M3 w

) T$ a) X7 t3 Z7 L& m; f
那么方案1和方案2应该如何进行选择呢？一般情况下，设计人员都会选择方案1作为4层板的结构。选择的原因并非方案2不可被采用，而是一般的PCB板都只在顶层放置元器件，所以采用方案1较为妥当。但是当在顶层和底层都需要放置元器件，而且内部电源层和地层之间的介质厚度较大，耦合不佳时，就需要考虑哪一层布置的信号线较少。对于方案1而言，底层的信号线较少，可以采用大面积的铜膜来与POWER层耦合；反之，如果元器件主要布置在底层，则应该选用方案2来制板。   G* I' J6 H+ f
" ]8 l, U2 l- z. V6 c

如果采用如图11-1所示的层叠结构，那么电源层和地线层本身就已经耦合，考虑对称性的要求，一般采用方案1。 3 H' ^5 g. T% Q. T6 g! D" F

在完成4层板的层叠结构分析后，下面通过一个6层板组合方式的例子来说明6层板层叠结构的排列组合方式和优选方法。 ' J6 {; ~' j% s& o! b1 M
, v9 V" C- O  Q' j9 R! C
/ P7 r" c% R. t: |& L  @
（1）Siganl_1（Top），GND（Inner_1），Siganl_2（Inner_2），Siganl_3（Inner_3），POWER（Inner_4），Siganl_4（Bottom）。 % n7 |6 ]  o  s8 a$ f0 f  O

方案1采用了4层信号层和2层内部电源/接地层，具有较多的信号层，有利于元器件之间的布线工作，但是该方案的缺陷也较为明显，表现为以下两方面。 6 q& z; r+ |( i, H/ ^

① 电源层和地线层分隔较远，没有充分耦合。9 W- `/ D! K5 r, W5 ?

② 信号层Siganl_2（Inner_2）和Siganl_3（Inner_3）直接相邻，信号隔离性不好，容易发生串扰。 # b) N- K8 ^" }- D

3 x/ o7 V5 Q0 y+ Z/ f
（2）Siganl_1（Top），Siganl_2（Inner_1），POWER（Inner_2），GND（Inner_3），Siganl_3（Inner_4），Siganl_4（Bottom）。

方案2相对于方案1，电源层和地线层有了充分的耦合，比方案1有一定的优势，但是Siganl_1（Top）和Siganl_2（Inner_1）以及Siganl_3（Inner_4）和Siganl_4（Bottom）信号层直接相邻，信号隔离不好，容易发生串扰的问题并没有得到解决。

（3）Siganl_1（Top），GND（Inner_1），Siganl_2（Inner_2），POWER（Inner_3），GND（Inner_4），Siganl_3（Bottom）。 0 m" \' S! K4 z7 E0 Z( w$ ^
相对于方案1和方案2，方案3减少了一个信号层，多了一个内电层，虽然可供布线的层面减少了，但是该方案解决了方案1和方案2共有的缺陷。 1 F4 \: Q( E* n/ q

. N2 f3 }: w0 Q% ?8 a  X0 X  ?
① 电源层和地线层紧密耦合。② 每个信号层都与内电层直接相邻，与其他信号层均有有效的隔离，不易发生串扰。 ③ Siganl_2（Inner_2）和两个内电层GND（Inner_1）和POWER（Inner_3）相邻，可以用来传输高速信号。两个内电层可以有效地屏蔽外界对Siganl_2（Inner_2）层的干扰和Siganl_2（Inner_2）对外界的干扰。

/ H( _4 X& f1 O$ Y( F5 g
综合各个方面，方案3显然是最优化的一种，同时，方案3也是6层板常用的层叠结构。 5 E& ^- N& _( m; {3 ^

通过对以上两个例子的分析，相信读者已经对层叠结构有了一定的认识，但是在有些时候，某一个方案并不能满足所有的要求，这就需要考虑各项设计原则的优先级问题。
% f* \. Q9 n/ t" Q5 @( O; v; b1 b

遗憾的是由于电路板的板层设计和实际电路的特点密切相关，不同电路的抗干扰性能和设计侧重点各有所不同，所以事实上这些原则并没有确定的优先级可供参考。但可以确定的是，设计原则2（内部电源层和地层之间应该紧密耦合）在设计时需要首先得到满足，另外如果电路中需要传输高速信号，那么设计原则3（电路中的高速信号传输层应该是信号中间层，并且夹在两个内电层之间）就必须得到满足。表11-1给出了多层板层叠结构的参考方案，供读者参考。

, w( |9 X* f/ T. m+ s7 Q

, O: J2 s1 |; Y$ M1 g; N* i, {' {

2 多层PCB板布局和布线的特殊要求

0 D! I4 [( D. K n2 g- Y

3 b+ _7 G* W- Z* P3 Y: Q8 x+ N

. [' f8 a& H ~. g' f

相对于简单的单层板和双层板，多层PCB板的布局和布线有其独特的要求。对于多层PCB板的布局，归纳起来就是要合理安排使用不同电源和地类型元器件的布局。其目的一是为了给后面的内电层的分割带来便利，同时也可以有效地提高元器件之间的抗干扰能力。

1 D, t z. E" j- n/ [/ n+ g3 h

3 N' }2 P) m1 d

所谓合理安排使用不同电源和地类型元器件的布局，就是将使用相同电源等级和相同类型地的元器件尽量放在一起。例如当电路原理图上有+3.3V、+5V、?5V、+15V、?15V等多个电压等级时，设计人员应该将使用同一电压等级的元器件集中放置在电路板的某一个区域。当然这个布局原则并不是布局的唯一标准，同时还需要兼顾其他的布局原则（双层板布局的一般原则），这就需要设计人员根据实际需求来综合考虑各种因素，在满足其他布局原则的基础上，尽量将使用相同电源等级和相同类型地的元器件放在一起。对于多层PCB板的布线，归纳起来就是一点：先走信号线，后走电源线。这是因为多层板的电源和地通常都通过连接内电层来实现。这样做的好处是可以简化信号层的走线，并且通过内电层这种大面积铜膜连接的方式来有效降低接地阻抗和电源等效内阻，提高电路的抗干扰能力；同时，大面积铜膜所允许通过的最大电流也加大了。

; v8 c$ p- d, d s

* r- }" j7 x/ J! i K

一般情况下，设计人员需要首先合理安排使用不同电源和地类型元器件的布局，同时兼顾其他布局原则，然后按照前面章节所介绍的方法对元器件进行布线（只布信号线），完成后分割内电层，确定内电层各部分的网络标号，最后通过内电层和信号层上的过孔和焊盘来进行连接。焊盘和过孔在通过内电层时，与其具有相同网络标号的焊盘或过孔会通过一些未被腐蚀的铜膜连接到内电层，而不属于该网络的焊盘周围的铜膜会被完全腐蚀掉，也就是说不会与该内电层导通。

( ~4 o2 W3 ?; B2 ~# U# `

3 中间层创建与设置

& r1 ^4 g% |% D. S- F

% p# j, t: q( S: P

中间层，就是在PCB板顶层和底层之间的层，其结构参见图11-1，读者可以参考图中的标注进行理解。那中间层在制作过程中是如何实现的呢？简单地说多层板就是将多个单层板和双层板压制而成，中间层就是原先单层板和双层板的顶层或底层。在PCB板的制作过程中，首先需要在一块基底材料（一般采用合成树脂材料）的两面敷上铜膜，然后通过光绘等工艺将图纸中的导线连接关系转换到印制板的板材上（对图纸中的印制导线、焊盘和过孔覆膜加以保护，防止这些部分的铜膜在接下来的腐蚀工艺中被腐蚀），再通过化学腐蚀的方式（以FeCl3或H2O2为主要成分的腐蚀液）将没有覆膜保护部分的铜膜腐蚀掉，最后完成钻孔，印制丝印层等后期处理工作，这样一块PCB板就基本制作完成了。

3 w) R& L% p. t7 e! x4 g! s( K

同理，多层PCB板就是在多个板层完成后再采取压制工艺将其压制成一块电路板，而且为了减少成本和过孔干扰，多层PCB板往往并不比双层板和单层板厚多少，这就使得组成多层PCB板的板层相对于普通的双层板和单层板往往厚度更小，机械强度更低，导致对加工的要求更高。所以多层PCB板的制作费用相对于普通的双层板和单层板就要昂贵许多。

+ `' A N3 M+ P' W: K

但由于中间层的存在，多层板的布线变得更加容易，这也是选用多层板的主要目的。然而在实际应用中，多层PCB板对手工布线提出了更高的要求，使得设计人员需要更多地得到EDA软件的帮助；同时中间层的存在使得电源和信号可以在不同的板层中传输，信号的隔离和抗干扰性能会更好，而且大面积的敷铜连接电源和地网络可以有效地降低线路阻抗，减小因为共同接地造成的地电位偏移。因此，采用多层板结构的PCB板通常比普通的双层板和单层板有更好的抗干扰性能。

7 e! _9 M6 U" |$ j! c0 y0 O

0 t( H. o. E# K2 Z3 M3 M+ ^

3.1 中间层的创建

j3 J5 V8 g L" R$ q

Protel系统中提供了专门的层设置和管理工具—Layer Stack Manager（层堆栈管理器）。这个工具可以帮助设计者添加、修改和删除工作层，并对层的属性进行定义和修改。选择【Design】/【Layer Stack Manager…】命令，弹出如图11-2所示的层堆栈管理器属性设置对话框。

9 K X4 W8 [8 w* U" _, X& E

6 U R$ y8 c! Z, r

2 [/ ]* W) Z* z
' F& Y: Y+ S' _/ v8 o9 F

上图所示的是一个4层PCB板的层堆栈管理器界面。除了顶层（TopLayer）和底层（BottomLayer）外，还有两个内部电源层（Power）和接地层（GND），这些层的位置在图中都有清晰的显示。双击层的名称或者单击Properties按钮可以弹出层属性设置对话框，如图11-3所示。 q* ^5 X, w& E _: b
8 J1 w1 h8 ?5 w

) w' Q5 Y- q5 X9 T

在该对话框中有3个选项可以设置。（1）Name：用于指定该层的名称。（2）Copper thickness：指定该层的铜膜厚度，默认值为1.4mil。铜膜越厚则相同宽度的导线所能承受的载流量越大。（3）Net name：在下拉列表中指定该层所连接的网络。本选项只能用于设置内电层，信号层没有该选项。如果该内电层只有一个网络例如“+5V”，那么可以在此处指定网络名称；但是如果内电层需要被分割为几个不同的区域，那么就不要在此处指定网络名称。

在层间还有绝缘材质作为电路板的载体或者用于电气隔离。其中Core和Prepreg都是绝缘材料，但是Core是板材的双面都有铜膜和连线存在，而Prepreg只是用于层间隔离的绝缘物质。两者的属性设置对话框相同，双击Core或Prepreg，或者选择绝缘材料后单击Properties按钮可以弹出绝缘层属性设置对话框。如图11-4所示。 6 I7 P* ~+ ^4 j: @9 E3 E2 L

! J* G$ q6 p" O, u

1 r' J( Y) G( [# _5 x @

" Z/ J. O% _; {. ?# z) i9 v

绝缘层的厚度和层间耐压、信号耦合等因素有关，在前面的层数选择和叠加原则中已经介绍过。如果没有特殊的要求，一般选择默认值。 8 b5 ]; S6 W' A
- S& F. c$ _- p) H% |
( [- U* k U5 Q: Z9 \) ~4 ~
除了“Core”和“Prepreg”两种绝缘层外，在电路板的顶层和底层通常也会有绝缘层。点击图11-2左上角的Top Dielectric（顶层绝缘层）或Bottom Dielectric（底层绝缘层）前的选择框选择是否显示绝缘层，单击旁边的按钮可以设置绝缘层的属性。

- j2 E& U# @% k1 D
在顶层和底层绝缘层设置的选项下面有一个层叠模式选择下拉列表，可以选择不同的层叠模式：Layer Pairs（层成对）、Internal Layer Pairs（内电层成对）和Build-up（叠压）。在前面讲过，多层板实际上是由多个双层板或单层板压制而成的，选择不同的模式，则表示在实际制作中采用不同压制方法，所以如图11-5所示的“Core”和“Prepreg”的位置也不同。例如，层成对模式就是两个双层板夹一个绝缘层（Prepreg），内电层成对模式就是两个单层板夹一个双层板。通常采用默认的Layer Pairs（层成对）模式。
/ k$ l% c! P# F' }

! R6 `3 W: A) X, \6 b7 H0 z0 [- ~

) p! p7 ~- D4 `5 ~" Y! \) n$ W
# s8 z4 q- `) \* e
* \2 m; J- k) _9 \
0 ^& T0 v: m# S& L' C9 g
3.2 中间层的设置
完成层堆栈管理器的相关设置后，单击OK按钮，退出层堆栈管理器，就可以在PCB编辑界面中进行相关的操作。在对中间层进行操作时，需要首先设置中间层在PCB编辑界面中是否显示。若是删除对话框如图11-8所示。选择【Design】/【Options…】命令，弹出如图11-9所示的选项设置对话框，在Internal planes下方的内电层选项上打勾，显示内电层。
* l8 b! T; c3 i! c$ W
: W& p$ S* f- d

在完成设置后，就可以在PCB编辑环境的下方看到显示的层了，如图11-10所示。用鼠标单击电路板板层标签即可切换不同的层以进行操作。如果不习惯系统默认的颜色，可以选择【Tools】/【Preferences…】命令下的Colors选项自定义各层的颜色，相关内容在第8章已有介绍，供读者参考。

3 C( Q. S+ j: |9 M3 P7 v" A
4 内电层设计

多层板相对于普通双层板和单层板的一个非常重要的优势就是信号线和电源可以分布在不同的板层上，提高信号的隔离程度和抗干扰性能。内电层为一铜膜层，该铜膜被分割为几个相互隔离的区域，每个区域的铜膜通过过孔与特定的电源或地线相连，从而简化电源和地网络的走线，同时可以有效减小电源内阻。 5 s# y; @3 T; E/ t8 y% A, b6 N
% T. L+ R1 f# V* z! ?

4.1 内电层设计相关设置 # g* V$ i9 T# y9 b7 l+ _

内电层通常为整片铜膜，与该铜膜具有相同网络名称的焊盘在通过内电层的时候系统会自动将其与铜膜连接起来。焊盘/过孔与内电层的连接形式以及铜膜和其他不属于该网络的焊盘的安全间距都可以在Power Plane Clearance选项中设置。 s8 N3 |& U4 U: }

（1）Power Plane Clearance 5 ]; A9 t/ j [" W: K6 e
' Y4 f4 p+ i$ L" b! H& w6 H0 |6 }
, W3 f3 `4 T9 s0 X' d
该规则用于设置内电层安全间距，主要指与该内电层没有网络连接的焊盘和过孔与该内电层的安全间距，如图11-11所示。在制造的时候，与该内电层没有网络连接的焊盘在通过内电层时其周围的铜膜就会被腐蚀掉，腐蚀的圆环的尺寸即为该约束中设置的数值。

. d2 O9 x( T0 w0 i8 x3 d

3 n8 p. A! H: ?: E, f, `
（2）Power Plane Connect Style % I6 Z `+ ^) }+ b& l, `& }
0 i3 ]- o6 |! h4 u! C8 I. {
7 s: h4 O/ r' P# Q0 i
该规则用于设置焊盘与内电层的形式。主要指与该内电层有网络连接的焊盘和过孔与该内电层连接时的形式。如图11-12所示。: i4 t; ^& ^/ I: p8 p
- X7 J" _2 o& D

* @2 L ^0 Z; ^0 d/ q
单击Properties（属性）按钮，弹出其规则设置对话框，如图11-13所示。对话框左侧为规则的适用范围，在右侧的Rule Attributes下拉列表中可以选择连接方式：Relief Connect、Direct Connect和No connect。Direct Connect即直接连接，焊盘在通过内电层的时候不把周围的铜膜腐蚀掉，焊盘和内电层铜膜直接连接；No connect指没有连接，即与该铜膜网络同名的焊盘不会被连接到内电层；设计人员一般采用系统默认的Relief Connect连接形式，该规则的设置对话框如图11-13所示。; m) v& G3 L+ Q3 Q, L
8 L5 [& P# _" r! R& u8 i% k

这种焊盘连接形式通过导体扩展和绝缘间隙与内电层保持连接，其中在Conductor Width选项中设置导体出口的宽度；Conductors选项中选择导体出口的数目，可以选择2个或4个；Expansion选项中设置导体扩展部分的宽度；Air-Gap选项中设置绝缘间隙的宽度。 $ t4 g1 K$ ]% r

4.2 内电层分割方法 + C- `6 @! S" e
在本章的前几节已经介绍了多层板的层叠结构的选择，内电层的建立和相关的设置，在本小节中将主要介绍多层板内电层的分割方法和步骤，供读者参考。 ; F- A7 z; \" f( {; z& C3 x

" C- Q) i9 r) V: [5 N* k; m
（1）在分割内电层之前，首先需要定义一个内电层，这在前面的章节中已经有了介绍，本处不再赘述。选择【Design】/【Split Planes…】命令，弹出如图11-14所示的内电层分割对话框。该对话框中的Current split planes栏中指内电层已经分割的区域。在本例中，内电层尚未被分割，所以图11-14所示的Current split planes栏为空白。Current split planes栏下的Add、Edit、Delete按钮分别用于添加新的电源区域，编辑选中的网络和删除选中的网络。按钮下方的Show Selected Split Plane View选项用于设置是否显示当前选择的内电层分割区域的示意图。如果选择该选项，则在其下方的框中将显示内电层中该区域所划分网络区域的缩略图，其中与该内电层网络同名的引脚、焊盘或连线将在缩略图中高亮显示，不选择该选项则不会高亮显示。Show Net For选项，选择该选项，如果定义内电层的时候已经给该内电层指定了网络，则在该选项上方的方框中显示与该网络同名的连线和引脚情况。 8 w& f% r1 H' N, a
* ~+ e; x% Y( u& o d
' x1 U* ^/ M$ r+ ]

9 C2 b2 r+ _; p( p
（2）单击Add按钮，弹出如图11-15所示的内电层分割设置对话框。在如图11-15所示的对话框中，Track Width用于设置绘制边框时的线宽，同时也是同一内电层上不同网络区域之间的绝缘间距，所以通常将Track Width设置的比较大。建议读者在输入数值时也要输入单位。如果在该处只输入数字，不输入单位，那么系统将默认使用当前PCB编辑器中的单位。 . W% Q8 w/ @6 v4 e

Layer选项用于设置指定分割的内电层，此处可以选择Power和GND内电层。本例中有多种电压等级存在，所以需要分割Power内电层来为元器件提供不同等级的电压。 / C w2 J# g2 ~7 Q8 b3 i
; Q: t: l1 n' s) j3 G; |' l
7 ~7 _- ?6 f& q/ @
Connect to Net选项用于指定被划分的区域所连接的网络。通常内电层用于电源和地网络的布置，但是在Connect to Net下拉列表中可以看到，可以将内层的整片网络连接到信号网络，用于信号传输，只是一般设计者不这样处理。信号所要求的信号电压和电流弱，对导线要求小，而电源电流大，需要更小的等效内阻。所以一般信号在信号层走线，内电层专用于电源和地网络连线。 ) t) Y2 n2 p U
7 h1 o: g% ]4 W0 J8 ]/ Y5 b

（3）单击图11-15内电层分割设置对话框中的OK按钮，进入网络区域边框绘制状态。

在绘制内电层边框时，用户一般将其他层面的信息隐藏起来，只显示当前所编辑的内电层，方便进行边框的绘制。选择【Tools】/【Preferences…】命令，弹出如图11-16所示的对话框。选择Display选项，再选择Single Layer Mode复选框，如图11-16所示。这样，除了当前工作层Power之外，其余层都被隐藏起来了，显示效果如图11-17所示。# x9 x" ^+ @$ p- E! H. |
$ w# }1 U# s: q) U/ R/ i
6 F9 X; H- c0 O7 j& Y. L' t% P

& I5 h) T8 [1 @, K
+ E9 p% y3 p$ i* x
在分割内电层时，因为分割的区域将所有该网络的引脚和焊盘都包含在内，所以用户通常需要知道与该电源网络同名的引脚和焊盘的分布情况，以便进行分割。在左侧Browse PCB工具中选择VCC网络（如图11-18所示），单击Select按钮将该网络点亮选取。

0 B& o& @' i( a0 S. x! ^) A
图11-19所示为将VCC网络点亮选取后，网络标号为VCC的焊盘和引脚与其他网络标号的焊盘和引脚的对比。
0 E: X* _9 f/ T4 t2 P
7 s; l0 e) ]% ]4 }% y+ w/ |) C/ S

+ I0 M  }2 ?$ ~; `* `  p6 V0 ^, z

焊盘都包含到划分的区域中去。此时这些电源网络就可以不通过信号层连线而是直接通过焊盘连接到内电层。
: E/ J2 ^' Q! {9 L  B3 r5 s  ~
! E9 b* D' J4 K
（4）绘制内电层分割区域。 : h( J3 ~1 D  \& o* w7 x8 L

1 E: f. M' s$ J1 V" S
选择【Design】/【Split Planes…】命令，弹出如图11-14所示的内电层分割对话框，单击Add按钮，弹出如图11-15所示的内电层分割设置对话框。首先选择12V网络，单击OK按钮，光标变为十字状，此时就可以在内电层开始分割工作了。
( [$ S( v) o# V5 e5 R6 Q# H

在绘制边框边界线时，可以按“Shift+空格键”来改变走线的拐角形状，也可以按Tab键来改变内电层的属性。在绘制完一个封闭的区域后（起点和终点重合），系统自动弹出如图11-20所示的内电层分割对话框，在该对话框中可以看到一个已经被分割的区域，在PCB编辑界面中显示如图11-21所示。

) [8 i; a: l) S% d0 \

9 V% r- d" B4 J1 p

) c- A$ N5 r f7 _/ d8 j

在添加完内电层后，放大某个12V焊盘，可以看到该焊盘没有与导线相连接（如图11-22（a）所示），但是在焊盘上出现了一个“+”字标识，表示该焊盘已经和内电层连接。 . W. d9 L! X i! A
+ r; z3 c3 ?% v

将当前工作层切换到Power层，可以看到该焊盘在内电层的连接状态。由于内电层通常是整片铜膜，所以图11-22（b）中焊盘周围所示部分将在制作过程中被腐蚀掉，可见GND和该内电层是绝缘的。

在内电层添加了12V区域后，还可以根据实际需要添加别的网络，就是说将整个Power内电层分割为几个不同的相互隔离的区域，每个区域连接不同的电源网络。最后完成效果如图11-23所示。
! C+ z: K& A8 g6 X9 M
) Z# c& f' x9 J% J4 E9 j& J

在完成内电层的分割之后，可以在如图11-20所示的对话框中编辑和删除已放置的内电层网络。单击Edit按钮可以弹出如图11-15所示的内电层属性对话框，在该对话框中可以修改边界线宽、内电层层面和连接的网络，但不能修改边界的形状。如果对边界的走向和形状不满意，则只能单击Delete按钮，重新绘制边界；或者选择【Edit】/【Move】/【Split Plane Vertices】命令来修改内电层边界线，此时可以通过移动边界上的控点来改变边界的形状，如图11-24所示。完成后在弹出的确认对话框中单击Yes按钮即可完成重绘。9 Y' T  @* k# j$ s6 S

' @7 N3 p4 T2 @; n& O
4.3 内电层分割基本原则 / o$ X' U- T) O  @. }
在完成内电层的分割之后，本节再介绍几个在内电层分割时需要注意的问题。 5 V9 n1 x1 ?3 r3 C

6 J; o6 N6 a' Z$ C# m! r
（1）在同一个内电层中绘制不同的网络区域边界时，这些区域的边界线可以相互重合，这也是通常采用的方法。因为在PCB板的制作过程中，边界是铜膜需要被腐蚀的部分，也就是说，一条绝缘间隙将不同网络标号的铜膜给分割开来了，如图11-25所示。这样既能充分利用内电层的铜膜区域，也不会造成电气隔离冲突。
  M- }, L  D0 q9 t% M/ Y+ I

（2）在绘制边界时，尽量不要让边界线通过所要连接到的区域的焊盘，如图11-26所示。由于边界是在PCB板的制作过程中需要被腐蚀的铜膜部分，有可能出现因为制作工艺的原因导致焊盘与内电层连接出现问题。所以在PCB设计时要尽量保证边界不通过具有相同网络名称的焊盘。

# q1 [: K0 b; N- l" ^

（3）在绘制内电层边界时，如果由于客观原因无法将同一网络的所有焊盘都包含在内，那么也可以通过信号层走线的方式将这些焊盘连接起来。但是在多层板的实际应用中，应该尽量避免这种情况的出现。因为如果采用信号层走线的方式将这些焊盘与内电层连接，就相当于将一个较大的电阻（信号层走线电阻）和较小的电阻（内电层铜膜电阻）串联，而采用多层板的重要优势就在于通过大面积铜膜连接电源和地的方式来有效减小线路阻抗，减小PCB接地电阻导致的地电位偏移，提高抗干扰性能。所以在实际设计中，应该尽量避免通过导线连接电源网络。

3 f- C9 o- B' ^/ i& I2 r
（4）将地网络和电源网络分布在不同的内电层层面中，以起到较好的电气隔离和抗干扰的效果。 9 n% b5 t% f) B9 j! t, `
/ G& ^0 g4 v/ e. f

（5）对于贴片式元器件，可以在引脚处放置焊盘或过孔来连接到内电层，也可以从引脚处引出一段很短的导线（引线应该尽量粗短，以减小线路阻抗），并且在导线的末端放置焊盘和过孔来连接，如图11-27所示。

X4 [ O% L- l2 y0 ]2 M
（6）关于去耦电容的放置。前面提到在芯片的附近应该放置0.01μF的去耦电容，对于电源类的芯片，还应该放置10?F或者更大的滤波电容来滤除电路中的高频干扰和纹波，并用尽可能短的导线连接到芯片的引脚上，再通过焊盘连接到内电层。
; E" J# u: k, ^

（7）如果不需要分割内电层，那么在内电层的属性对话框中直接选择连接到网络就可以了，不再需要内电层分割工具。0 n& e. b, G* Z5 j! o- m$ \
4 o) Y- [+ t2 o+ h) J
, D0 ~5 S$ A0 D; `, ?
5 小结

1 m3 P* l& r- d8 B: P
本文主要介绍了多层电路板的设计步骤，包括多层板层数的选择、层叠结构的选择；多层板布局布线与普通双层板布局布线的相同和不同；多层板特有的中间层的创建和设置，以及内电层设计。根据本章所罗列的步骤，读者已经能够完成多层PCB的初步设计工作。
% Q) u: S$ s# ^" h: Q6 ?* D
. @4 `' J+ } M+ y+ M$ E
来源：电子工程世界! \3 M# j( @" R1 z
3 V( L2 o" o" y: B, W- e
『本文转载自网络,版权归原作者所有,如有侵权请联系删除』

yin123 · 发表于 2020-4-22 13:20

多层PCB层叠结构

帐号		自动登录	找回密码
密码			注册

多层PCB层叠结构如何？

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1