不容错过的射频板PCB设计的经典案例分析

mutougeda

今日小编分享一篇经验之说，关于射频板PCB的设计的规则和经典案例可不要错过哦 ！  w3 T2 `! N" x+ ^% x) ?* ^
4 r) d& z* ?: Y3 M% v! \
5 q8 Z# H! ]6 a6 |) Z
& R% n9 C4 f( H9 i一、射频板PCB布局
" U0 r6 C' k, ]3 u$ _

3 S$ k' m: J# C0 M8 W! _（一）射频板PCB布局原则/ p5 M* ?  [, D% @) z9 A
, D9 U& Y. c* K  O# K( a, P0 K1 布局确定：布局前应对单板功能、工作频段、电流电压、主要射频器件类型、EMC、相关射频指标等有详细了解，并明确叠层结构、阻抗控制、外形结构尺寸、屏蔽腔和罩的尺寸位置、特殊器件加工说明（如需挖空、直接机壳散热的器件尺寸位置）等。4 A9 O" A1 d8 W6 V9 q
7 g' Y+ ?& b/ U) ~3 S, V# @; d2 @4 O
) T; w) i, D  v6 ?! d3 z! C) m) z4 j* m9 q4 b
* h: A  A+ O/ f另外还应明确主要射频器件功率、散热、增益、隔离度、灵敏度等指标以及滤波、偏置、匹配电路的连接，对功放电路还应得到器件手册推荐的匹配走线要求或射频场分析软件仿真得到的阻抗匹配电路指导。
- q0 U7 E9 _- A( C  k( i+ w+ q1 b7 ]8 p! ^
        2 物理分区：关键是根据单板的主信号流向规律安排主要元器件，首先根据RF 端口位置固定RF 路径上的元器件，并调整其朝向以将RF 路径的长度减到最小，除要考虑普通布局规则外，还须考虑如何减小各部分间相互干扰和抗干扰能力，保证多个电路有足够的隔离，对于隔离度不够或敏感、有强烈辐射源的电路模块要考虑采用金属屏蔽罩将射频能量屏蔽在RF 区域内。
2 i! X6 Z9 ^) `5 |2 l
  Z" \, M! q- O$ C1 @% `" k% T
& ]2 b# X7 M& V7 u# s* K: m3 电气分区：布局一般分为电源，数字和模拟三部分，要在空间上分开，布局走线不能跨区域。并尽可能将强电和弱电信号分开，将数字和模拟分开，完成同一功能的电路应尽量安排在一定的范围之内，从而减小信号环路面积。

7 `, x! O9 X' ^, U3 u$ w
（二） 射频板PCB布线原则4 i5 P( g4 o& I1 r
8 _* o) J! q% o        1 尽可能将数字电路远离模拟电路，确保射频走线参考大面积地平面，并尽可能将射频线走在表层上。$ O9 M1 ]! p) {* ^6 @1 F1 B3 k
, L( h% D1 X" T% `
, T# R, u* ?: ], I2 {& s! p1 E$ [: Q% `$ ?/ J) M
2 数字、模拟信号线不跨区域布线，如果射频走线必须要穿过信号线，优选：在它们之间沿着射频走线布一层与主地相连的地；次选，保证射频线与信号线十字交叉，可将容性耦合减到最小，同时尽可能在每根射频走线周围多布一些地，并连到主地。
" i; a: ]$ J: I5 d
% P$ M  J$ P1 Z, R& p% O  J3 H: Y0 e7 ]2 u0 A" `5 i
一般，射频印制线不宜并行布线且不宜过长，如果确实需要并行布线，应在两条线之间加一条地线（地线打过孔，确保良好接地）。射频差分线，走平行线，两条平行线外侧加地线（地线打过孔，确保良好接地），印制线的特性阻抗按器件的要求设计。
  |6 a) B; v. J/ _/ C) L. ]2 `6 }$ K. E- m5 E

3 射频印制电路板布线的基本顺序：射频线路→基带射频接口线（IQ 线）→时钟线→电源部分→数字基带部分→地。2 k5 Y' n6 `7 ]% r' t+ V9 F& u

+ Y4 j% N5 Y0 ^! P0 `  M" k, e. n% f: ]' k8 K
2 P. h1 H1 w- ?# h5 E4 i8 l4 考虑到绿油会对微带线性能、信号等方面有影响，故建议频率较高单板微带线可以不涂覆绿油，中低频率的单板微带线建议涂覆绿油。
0 q9 Z! M2 |! D
& m" T) R% P; y& |8 W+ i, O: Y
5 射频走线通常不打孔，如必须RF 走线换层，应该将过孔尺寸减到最小，这样不仅可以减少路径电感，并可减少RF 能量泄漏到叠层板内其他区域的机会。* Y) M6 C# ^! `' A# n/ ]

2 I; m  f% j9 V8 L% x2 {$ |5 O1 [
6 双工器、中频放大器、混频器总有多个RF/IF 信号相互干扰，RF 与IF 走线应尽可能走十字交叉，并在它们之间隔一块地。

% c, k6 V) i/ W: _; |6 y# \) C& A7 F, A3 Z
7 除特殊用途外，禁止RF 信号走线上伸出多余的线头。4 d8 a6 f3 }5 \3 W
: K$ v. r& a8 A3 ^) R

9 c$ B* a0 ]+ _4 d7 s) S8 基带射频接口线（IQ 线）布线应该较宽一些，最好在10mil 以上，为避免相位误差，线长尽可能相等，且尽可能间距相等。/ x0 W& I+ m' t& R3 ^

" B$ y4 [8 }$ X# Z; x5 e8 U$ _
$ G1 R: K* E, b, i0 m) p9 射频控制线要求走线尽可能短，依据传输控制信号器件的输入输出阻抗来调整布线长度，减少噪声引入。走线远离射频信号、非金属化孔和“地” 边缘。走线周围不要打地过孔，防止信号通过过孔耦合到射频地。! W+ }/ |% L# z: N+ a3 O# Q
2 M1 N' |) @' R3 ^9 `! L% q

: v: r. ^% `! P/ p( s4 {10 尽可能将数字走线、电源走线远离射频电路；时钟电路和高频电路是主要干扰和辐射源，一定要单独安排、远离敏感电路。
; b' g9 P! \* e, _& {. Q! L- H3 ^: Q$ p7 X

5 l- `  B1 U9 s" B5 G9 }11 主时钟布线要求尽可能短，线宽推荐在10mil 以上，走线两侧包地，以防止其它信号线的干扰。建议用带状线形式走线。
* x* i# V* G& |! v, F5 l- p. [! k, q3 I' R  w

( D5 t! ^3 J% Q! s" B12 数字、模拟信号线不跨区域布线，如果信号走线必须要穿过射频线，优选分层布线，在它们之间沿着射频走线布一层与主地相连的地平面；次选射频线与信号线十字交叉，频率较低的数字信号可以从大封装电容焊盘之间垂直通过，同时尽可能在每根射频走线周围多布一些地，并连到主地。此外，将射频走线之间的并行长度减到最小可以将感性耦合减到最小。
$ \# o, B# p# r9 [7 u
  c; ]' k/ O; w* B+ |0 b
# u: d2 g( r; X( `3 V% [13 压控振荡器（VCO）的控制线必须远离RF 信号，必要时可以对VCO 控制线施行包地处理。
3 [0 C) M9 Q# D; d) a* o
2 O& a( S9 h, K8 n- b9 l% v( B9 T! U' b1 Q* L
# H/ {/ B. ~5 Y. n2 s! U; ~14 在PCB 板的每一层，应布上尽可能多的地，并把它们连到主地面。尽可能把走线靠在一起以增加内部信号层和电源分配层的地块数量。
1 X0 {( h; D1 }( {' L
1 W9 l8 D3 I5 n2 z0 T: r1 p$ a( b
+ r; b0 ]/ m( a二、射频板案例分析
* j+ l, N% w, K' U- \
" Y5 F# j; f6 o/ N+ J$ _1 i) v1 D9 d+ w% G& m$ |: I" [3 ^. i9 y
& j* X7 N. U# l2 p$ c8 q7 z9 ?" T+ q& D7 f* T3 |
7 i5 ]# e: E3 u% J% _（一）原理框图（近端射频单元）- S6 Q  p0 H* @4 P  l8 J
# D, A: x3 w8 ^# y) g. M3 J  X, B

. `' _% \" ~: Q, c0 n. I

单板整体布局

4 g" x8 ]  A. N, w5 e4 w+ f) @0 \% t+ g; S- T2 Y

% p0 U% }7 i5 X5 U% L2 ^. `
! {# e' U4 B! Y( g3 k% c5 E3 p0 @) _
6 S8 o$ }4 N, I* h
（二）原理框图（远端射频单元-RRU）
" C. z( b5 b; K: n) v0 b& h
7 a9 w3 t2 v6 M+ I
, c" ^- l& S# W/ j

单板整体布局

/ q6 U& h8 o4 S- i- f  Q
4 E, D! S! j$ y+ o: a$ G9 @, u9 z' [$ L' l8 V

% O2 Z; I- P$ z
% ?9 b! U! R3 M* E" F# g
（三）设计注意事项
8 d' j# D" y4 d5 e( a
4 z5 p( J( Z# X% s' b6 {) _4 e9 F5 S( s3 u
% u1 N) _# U& m! f) ?6 N# U1 两端平行需要拉长，最低距离1.5CM。
* |  `- \$ U9 w6 p% c& @- }
5 ]: @& {. e( K' v2 L" z

3 o0 _- ?; `$ \/ Q: n

& ^$ d4 t1 _0 E
2 s9 V5 g, O8 \9 a/ i& j/ F2 偏置电路供电部分与射频线垂直放置。
( _1 Z) \! @/ C* c2 X! L. @

$ Z& t8 L4 R6 @7 t9 l0 B  h

; A9 K. x" t& x( V
6 j& }$ l' }9 j/ O$ z& p& K

& M: Y, p# w( o6 v/ I, v
. ?0 v. {/ O+ k0 L  V5 [

% v0 \( G. c! ?5 f0 O0 G+ [
3 混频器出来中频率信号应该笔直走线。/ s( {$ d3 c* A- {1 F
% |  M6 J4 j) W* D. \% z! o2 x& [7 V8 g) e0 x
6 k7 L) Q, n2 X& V

1 s/ L: k$ R  i; B

, k2 X) |4 p- m  I
$ `. F# {+ ~7 h

- W) C4 @# O+ E  q' p1 V2 V$ P4 PI型衰减器布局。& |% K! x$ h0 l; B( E% n7 \
/ [  N# r0 g2 \- L* I( S2 w+ F, x

0 `8 a# f+ {# f/ V7 o
2 X: v% Y) D& z! q1 E$ q6 L/ R

, j  t# v- L9 I' d$ |3 x
- i0 ^, S7 S( `, P6 z5 本振电路（LO）按射频信号处理，VCO电路尽量不与射频电路    放置在同一面。1 l+ N5 V9 u" }/ J
8 a4 \3 P  G. s, w3 s
4 K. k. C8 y. U* q4 w+ Z( T1 s* L$ Y* l2 z$ t( S8 t; x# O
# c- R4 k7 k0 a: _

# k3 L7 R! M" l8 \3 _8 a+ X% F

1 C: b5 |  C  g1 E- n9 [

' A0 m$ g# X* X6 l- y0 x
1 ^' ]0 Z/ t0 e6 高速差分时钟信号尽量布在内层，有完整的参考地平面。
. ^; V! k9 A6 O' H* h  a9 }5 w8 u' |
: A" G; ]7 z2 c  Y0 X4 h' a
6 F" b. a* P8 Z

- o0 ~% e9 W) N; ^7 W
. B- }) y- y; A. Y
2 t2 I& k3 k) B+ e0 {3 H- ?# Q8 h
6 i& Q6 \6 N7 E* B, r) ]8 a7 VCM为模拟输入的共模电平偏置输出。该引脚应通过一个0.1uF电容去耦至地。信号走线加粗包地处理。

+ f- P; v; J+ z6 ]+ |6 Y+ i6 v+ ^* u9 W1 c+ `3 R

' G! E. A5 s% V/ m1 o

8 {: Z/ v4 [4 K8 T& G$ u) b7 {& {% N
8，射频信号包地。8 f  o* |: L6 `& Q9 C+ u; N2 ^
; [$ X3 ?  }- A

4 _) v3 o9 {2 |* s4 s- L9 e. i+ ^5 @. u/ A/ X  j. k
" V( N% P# }( |4 @, K7 u/ c
来源：高速射频互联专家
9 O% \+ z2 [; a. D+ [7 T+ ?9 c+ e0 m& H4 [: k5 v
) i) _" T# {9 V5 M/ G* v/ g6 p+ K# s
+ z  Y: q* ^' U1 R/ y
& x7 y6 |" K% U" X# X2 s『本文转载自网络,版权归原作者所有,如有侵权请联系删除』
* r9 f' M8 C0 _$ v' Z

ExxNEN

射频板PCB设计的经典案例分析