PCB分层堆叠在控制EMI辐射中的作用和设计技巧

mengzhuhao

作者：Rick Hartley
高级PCB硬体工程师
6 Z. ^" \  T2 ^& K& i  r0 T; AApplied Innovation Inc. 解决EMI问题的办法很多，现代的EMI抑制方法包括：利用EMI抑制涂层、选用合适的EMI抑制零配件和EMI仿真设计等。本文从最基本的PCB布板出发，讨论PCB分层堆叠在控制EMI辐射中的作用和设计技巧。 电源汇流排 在IC的电源引脚附近合理地安置适当容量的电容，可使IC输出电压的跳变来得更快。然而，问题并非到此为止。由於电容呈有限频率响应的特性，这使得电容无法在全频带上生成干净地驱动IC输出所需要的谐波功率。除此之外，电源汇流排上形成的瞬态电压在去耦路径的电感两端会形成电压降，这些瞬态电压就是主要的共模EMI干扰源。我们应该怎麽解决这些问题？ 就我们电路板上的IC而言，IC周围的电源层可以看成是优良的高频电容器，它可以收集为干净输出提供高频能量的分立电容器所泄漏的那部份能量。此外，优良的电源层的电感要小，从而电感所合成的瞬态信号也小，进而降低共模EMI。 当然，电源层到IC电源引脚的连线必须尽可能短，因为数位信号的上升沿越来越快，最好是直接连到IC电源引脚所在的焊盘上，这要另外讨论。 为了控制共模EMI，电源层要有助於去耦和具有足够低的电感，这个电源层必须是一个设计相当好的电源层的配对。有人可能会问，好到什麽程度才算好？问题的答案取决於电源的分层、层间的材料以及工作频率(即IC上升时间的函数)。通常，电源分层的间距是6mil，夹层是FR4材料，则每平方英寸电源层的等效电容约为75pF。显然，层间距越小电容越大。 上升时间为100到300ps的器件并不多，但是按照目前IC的发展速度，上升时间在100到300ps范围的器件将占有很高的比例。对於100到300ps上升时间的电路，3mil层间距对大多数应用将不再适用。那时，有必要采用层间距小於1mil的分层技术，并用介电常数很高的材料代替FR4介电材料。现在，陶瓷和加陶塑料可以满足100到300ps上升时间电路的设计要求。 尽管未来可能会采用新材料和新方法，但对於今天常见的1到3ns上升时间电路、3到6mil层间距和FR4介电材料，通常足够处理高端谐波并使瞬态信号足够低，就是说，共模EMI可以降得很低。本文给出的PCB分层堆叠设计实例将假定层间距为3到6mil。 电磁屏蔽 从信号走线来看，好的分层策略应该是把所有的信号走线放在一层或若干层，这些层紧挨著电源层或接地层。对於电源，好的分层策略应该是电源层与接地层相邻，且电源层与接地层的距离尽可能小，这就是我们所讲的“分层＂策略。 PCB堆叠 什麽样的堆叠策略有助於屏蔽和抑制EMI？以下分层堆叠方案假定电源电流在单一层上流动，单电压或多电压分布在同一层的不同部份。多电源层的情形稍後讨论。 4层板 4层板设计存在若干潜在问题。首先，传统的厚度为62mil的四层板，即使信号层在外层，电源和接地层在内层，电源层与接地层的间距仍然过大。 如果成本要求是第一位的，可以考虑以下两种传统4层板的替代方案。这两个方案都能改善EMI抑制的性能，但只适用於板上元件密度足够低和元件周围有足够面积(放置所要求的电源覆铜层)的场合。 第一种为首选方案，PCB的外层均为地层，中间两层均为信号/电源层。信号层上的电源用宽线走线，这可使电源电流的路径阻抗低，且信号微带路径的阻抗也低。从EMI控制的角度看，这是现有的最佳4层PCB结构。第二种方案的外层走电源和地，中间两层走信号。该方案相对传统4层板来说，改进要小一些，层间阻抗和传统的4层板一样欠佳。 如果要控制走线阻抗，上述堆叠方案都要非常小心地将走线布置在电源和接地铺铜岛的下边。另外，电源或地层上的铺铜岛之间应尽可能地互连在一起，以确保DC和低频的连接性。 6层板 如果4层板上的元件密度比较大，则最好采用6层板。但是，6层板设计中某些叠层方案对电磁场的屏蔽作用不够好，对电源汇流排瞬态信号的降低作用甚微。下面讨论两个实例。 第一例将电源和地分别放在第2和第5层，由於电源覆铜阻抗高，对控制共模EMI辐射非常不利。不过，从信号的阻抗控制观点来看，这一方法却是非常正确的。 第二例将电源和地分别放在第3和第4层，这一设计解决了电源覆铜阻抗问题，由於第1层和第6层的电磁屏蔽性能差，差模EMI增加了。如果两个外层上的信号线数量最少，走线长度很短(短於信号最高谐波波长的1/20)，则这种设计可以解决差模EMI问题。将外层上的无元件和无走线区域铺铜填充并将覆铜区接地(每1/20波长为间隔)，则对差模EMI的抑制特别好。如前所述，要将铺铜区与内部接地层多点相联。 通用高性能6层板设计一般将第1和第6层布为地层，第3和第4层走电源和地。由於在电源层和接地层之间是两层居中的双微带信号线层，因而EMI抑制能力是优异的。该设计的缺点在於走线层只有两层。前面介绍过，如果外层走线短且在无走线区域铺铜，则用传统的6层板也可以实现相同的堆叠。 另一种6层板布局为信号、地、信号、电源、地、信号，这可实现高级信号完整性设计所需要的环境。信号层与接地层相邻，电源层和接地层配对。显然，不足之处是层的堆叠不平衡。 这通常会给加工制造带来麻烦。解决问题的办法是将第3层所有的空白区域填铜，填铜後如果第3层的覆铜密度接近於电源层或接地层，这块板可以不严格地算作是结构平衡的电路板。填铜区必须接电源或接地。连接过孔之间的距离仍然是1/20波长，不见得处处都要连接，但理想情况下应该连接。 10层板 由於多层板之间的绝缘隔离层非常薄，所以10或12层的电路板层与层之间的阻抗非常低，只要分层和堆叠不出问题，完全可望得到优异的信号完整性。要按62mil厚度加工制造12层板，困难比较多，能够加工12层板的制造商也不多。 由於信号层和回路层之间总是隔有绝缘层，在10层板设计中分配中间6层来走信号线的方案并非最佳。另外，让信号层与回路层相邻很重要，即板布局为信号、地、信号、信号、电源、地、信号、信号、地、信号。 这一设计为信号电流及其回路电流提供了良好的通路。恰当的布线策略是，第1层沿X方向走线，第3层沿Y方向走线，第4层沿X方向走线，以此类推。直观地看走线，第1层1和第3层是一对分层组合，第4层和第7层是一对分层组合，第8层和第10层是最後一对分层组合。当需要改变走线方向时，第1层上的信号线应藉由“过孔＂到第3层以後再改变方向。实际上，也许并不总能这样做，但作为设计概念还是要尽量遵守。 同样，当信号的走线方向变化时，应该藉由过孔从第8层和第10层或从第4层到第7层。这样布线可确保信号的前向通路和回路之间的耦合最紧。例如，如果信号在第1层上走线，回路在第2层且只在第2层上走线，那麽第1层上的信号即使是藉由“过孔＂转到了第3层上，其回路仍在第2层，从而保持低电感、大电容的特性以及良好的电磁屏蔽性能。 如果实际走线不是这样，怎麽办？比如第1层上的信号线经由过孔到第10层，这时回路信号只好从第9层寻找接地平面，回路电流要找到最近的接地过孔(如电阻或电容等元件的接地引脚)。如果碰巧附近存在这样的过孔，则真的走运。假如没有这样近的过孔可用，电感就会变大，电容要减小，EMI一定会增加。 当信号线必须经由过孔离开现在的一对布线层到其他布线层时，应就近在过孔旁放置接地过孔，这样可以使回路信号顺利返回恰当的接地层。对於第4层和第7层分层组合，信号回路将从电源层或接地层(即第5层或第6层)返回，因为电源层和接地层之间的电容耦合良好，信号容易传输。 多电源层的设计 如果同一电压源的两个电源层需要输出大电流，则电路板应布成两组电源层和接地层。在这种情况下，每对电源层和接地层之间都放置了绝缘层。这样就得到我们期望的等分电流的两对阻抗相等的电源汇流排。如果电源层的堆叠造成阻抗不相等，则分流就不均匀，瞬态电压将大得多，并且EMI会急剧增加。 如果电路板上存在多个数值不同的电源电压，则相应地需要多个电源层，要牢记为不同的电源创建各自配对的电源层和接地层。在上述两种情况下，确定配对电源层和接地层在电路板的位置时，切记制造商对平衡结构的要求。 总结 鉴於大多数工程师设计的电路板是厚度62mil、不带盲孔或埋孔的传统印制电路板，本文关於电路板分层和堆叠的讨论都局限於此。厚度差别太大的电路板，本文推荐的分层方案可能不理想。此外，带盲孔或埋孔的电路板的加工制程不同，本文的分层方法也不适用。 电路板设计中厚度、过孔制程和电路板的层数不是解决问题的关键，优良的分层堆叠是保证电源汇流排的旁路和去耦、使电源层或接地层上的瞬态电压最小并将信号和电源的电磁场屏蔽起来的关键。理想情况下，信号走线层与其回路接地层之间应该有一个绝缘隔离层，配对的层间距(或一对以上)应该越小越好。根据这些基本概念和原则，才能设计出总能达到设计要求的电路板。现在，IC的上升时间已经很短并将更短，本文讨论的技术对解决EMI屏蔽问题是必不可少的。 Rick Hartley 是高速通讯设备制造商Applied Innovation 公司的高级硬体工程师，他在电子设计领域有35年经验，最近25年他专注於印刷电路板设计和开发，过去10年他领导高速数位和RF电路板设计，重点是EMI控制。感兴趣的读者可以藉由电子邮件：rickh@aiinet.com与作者联系。

mengzhuhao

可不可以这样设置：
, E, R7 z. Q# i% E' {' V
top铺地+放置器件
第二层只走信号线
第三层铺电源层+通过vai联通的信号线
4 B$ b! P5 E0 O最后的bottom铺地
* q! G0 `( A( R
+ E0 m! ?) v% f; ^
高手多指点
8 M. {9 R; U; H" N5 v% X/ f$ ]
6 q  o; W4 a8 n9 ]2 s! \[ 本帖最后由 mengzhuhao 于 2007-10-22 20:33 编辑 ]

Allen

原帖由 mengzhuhao 于 2007-10-22 20:27 发表
可不可以这样设置：

" _/ X0 o/ Q; _7 o, A, f$ `top铺地+放置器件
5 s7 h  v6 i# L- y6 O第二层只走信号线
第三层铺电源层+通过vai联通的信号线
最后的bottom铺地
1 W' `: g& M$ r  G; A3 A
) _+ U8 v. U3 n4 N
高手多指点

你说的其实就是文章里的第一种方案，这种方案理论上很好，但不实用，设置这种叠层结构的前提是：你的板子表面要有足够的铺铜空间，铺出来的铜皮要足够大，要不然信号层就没有完整的参考平面了，这样就不能控制阻抗，没有完整的回流路径。什么样的板子有足够的铺铜空间？只有器件特别少的板子才有足够铺铜空间，器件特别少的板子老板会允许用4层板设计吗？我想一般不会的

mengzhuhao

原帖由 allen 于 2007-10-22 22:23 发表
) t- X3 d% M" s4 U( j7 Y
/ i1 I2 i- m2 R/ O, I你说的其实就是文章里的第一种方案，这种方案理论上很好，但不实用，设置这种叠层结构的前提是：你的板子表面要有足够的铺铜空间，铺出来的铜皮要足够大，要不然信号层就没有完整的参考平面了，这样就不能控制阻抗 ...

有道理！！
在单位面积上布线的密度只会越来越高
这样只有6层板以上才能达到此类的效果吧
0 z% x+ m$ v2 v4 Z3 w
像你说的，如果top上即使不集中走线，如果有过密的器件，铺铜以后也无法形成一个完整性好的返回路径吧？

mengzhuhao

原帖由 allen 于 2007-10-22 22:23 发表
/ M1 F# @; c4 {$ ?4 R+ K
你说的其实就是文章里的第一种方案，这种方案理论上很好，但不实用，设置这种叠层结构的前提是：你的板子表面要有足够的铺铜空间，铺出来的铜皮要足够大，要不然信号层就没有完整的参考平面了，这样就不能控制阻抗 ...

或许还是才有最常见的叠层方式：信号 地 电源 信号


" J* A% u& q3 A& W% ~) a& \
- u! i! Z5 M1 w/ p4 P% W这里想问的还有就是我另一个贴里面问的，在top层是否需要铺铜呢？【是否会考虑电源部分电流的大小，DCDC器件的散热情况，芯片底部的散热等等】

Allen

是的，信号 地 电源 信号才是最常用的叠层方式，很多PC主板就是采用这个叠层结构设计的，

, @7 T. ~( O( P  R2 f( h

你的另外一个帖子我已经帮你解答了。

mengzhuhao

原帖由 allen 于 2007-10-22 23:08 发表
是的，信号 地 电源 信号才是最常用的叠层方式，很多PC主板就是采用这个叠层结构设计的，

616
: n9 P* \, k# Y, _$ e8 y$ U
- j& V9 r1 o0 |- E( {你的另外一个帖子我已经帮你解答了。

. w) \3 M% K, [叠层的厚度一般会如何考虑呢？我看有些pcb板里面会标注那层有多厚
以前画好的pcb我都是让厂家按照正常流程来做【其实什么叫正常流程我其实都不懂 】

Allen

叠层的厚度是根据你的阻抗需求计算出来的。
* x/ {& w/ V' l+ a* i要想成为Layout高手，生产流程是一定要知道的。

mengzhuhao

  T+ q) h, N7 X
这样的叠层结构可以吗？
4 ?+ J" n; I2 y* `5 _5 L6 |7 ^我的理解是电源如果是大面积铺铜的话也相当是一个返回路径
/ C! C8 S' k0 w+ x9 m. R9 u8 @内层的信号层可以走比较重要的高频信号
这样它上面有电源层，下面有地层，是否可以起到一定的屏蔽保护作用？

Allen

我们除了关注信号地，还要关注器件地，你的板子器件地离太远了，低速板可以这样设置，但要注意叠层铜皮要对称，避免板子翘曲变形。

dingtianlidi

这样的叠层不能说是最好的，因为power和gnd的平面电容减小了，我们一般的原则是尽量减小power和gnd之间的距离，以置增加平面电容

Allen

我们强调平面电容一般是在多层板里，至少是8层以上，像这样的四层板，由于板厚的限制，平面电容太小了，几乎没有一点用。

dingtianlidi

哦，原来是这样的啊！！！
6 E- i  J, J7 r小弟又长见识了！
多谢指点

ilovechina

感谢共享！感谢共享！