本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › 硬件设计讨论 › 遇到的一个怪异的FPGA问题
12
返回列表 发新帖
楼主: syeshu
打印 上一主题 下一主题

遇到的一个怪异的FPGA问题

[复制链接]
syeshu
  • TA的每日心情
    难过
    2024-5-31 15:59

    • 签到天数: 84 天

    [LV.6]常住居民II
    16#
     楼主| 发表于 2020-6-10 11:24 | 只看该作者
    asdf193 发表于 2020-6-10 09:36
    0 h; n1 p) g8 M3 Y  S& B- m我也遇到过，也是头疼，TI的芯片上遇到过，IO先于电压进去一个3.3会让CPU起不来，复位也起不来，HISI的也是 ...
    1 b. }, w: B% O( V- e$ \  I" O
    现在我们也没什么好办法，打算在外面的单板和我们的单板中间串个小板，小板上加入一个buffer芯片，通过我们自己的FPGA IO 去控制它的开关

    点评

    asdf193
    我们的板子上也加了切换开关，遇到IO先于电源送进来电的，依旧是起不来的，你要加BUFF的时候注意一下，看用个电平切换芯片隔离看看，两边都用一样的电平，但各自用各自的电源，  详情 回复 发表于 2020-6-10 16:58

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    EDA365微信号及QQ群号！
    asdf193

    该用户从未签到
    17#
    发表于 2020-6-10 16:58 | 只看该作者
    syeshu 发表于 2020-6-10 11:24
    3 X+ j7 k" i! m5 T) v% |现在我们也没什么好办法，打算在外面的单板和我们的单板中间串个小板，小板上加入一个buffer芯片，通过我 ...

    ( T! ]- r2 D$ b3 y我们的板子上也加了切换开关，遇到IO先于电源送进来电的，依旧是起不来的，你要加BUFF的时候注意一下，看用个电平切换芯片隔离看看，两边都用一样的电平，但各自用各自的电源，/ M, x* s2 g5 O6 t0 k$ T

    点评

    syeshu
    嗯，我的buffer选的TI 一个带OE的芯片，通过自己的IO去控他的OE，这样应该不会先于电源送电了  详情 回复 发表于 2020-6-11 11:45

    评分

    参与人数 1威望 +5 收起 理由
    超級狗 + 5 經驗老到！

    查看全部评分

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    超級狗

    该用户从未签到
    18#
    发表于 2020-6-10 20:13 | 只看该作者
    syeshu 发表于 2020-6-10 09:052 }! a2 U( B  S7 d% w
    是的，这个IO配置的输入，外部给的一直是个3.3的高电平

    8 x. w5 d" l4 r! W% o- h* d看一下這篇！
    & D9 g2 R1 l- W
    , U! O) ]" B. Q4 k  K4 Z9 K6 {; _https://www.eda365.com/thread-376717-1-1.html4 y( l4 h9 k- ?4 s
    - x0 z; W! i3 m5 l/ s
    哀西沒電不能這樣搞！
    : Z' }5 M  X. H" \: `7 \8 e. W$ C" G" i$ c1 j- h
    ( ]( L4 u( y2 j2 A/ K+ Q3 N

    点评

    syeshu
    嗯，现象比较像了，我们的问题是在单板没上电的时候，外部给的3.3V电平把FPGA的VCCIO3v3拉高了，测试电平在2.1V左右，这个时候FPGA还没上电，等它正式上电加载的时候这个电压要在核压之后上电，这样就违反FPGA的上电  详情 回复 发表于 2020-6-11 09:27

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    syeshu
  • TA的每日心情
    难过
    2024-5-31 15:59

    • 签到天数: 84 天

    [LV.6]常住居民II
    19#
     楼主| 发表于 2020-6-11 09:27 | 只看该作者
    超級狗 发表于 2020-6-10 20:13* j! H1 d* b; P  E6 g0 p
    看一下這篇！
    ! i& P) w9 t  A5 \; `( K" r3 t; v9 K
    ' q9 c3 A' X0 m% c& I" V- Ohttps://www.eda365.com/thread-376717-1-1.html

    6 }9 u8 F$ J" j6 e. p6 r5 H嗯，现象比较像了，我们的问题是在单板没上电的时候，外部给的3.3V电平把FPGA的VCCIO3v3拉高了，测试电平在2.1V左右，这个时候FPGA还没上电，等它正式上电加载的时候这个电压要在核压之后上电，这样就违反FPGA的上电时序了，导致FPGA加载失败
    ) D8 M- _( Y) [0 b) R

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    syeshu
  • TA的每日心情
    难过
    2024-5-31 15:59

    • 签到天数: 84 天

    [LV.6]常住居民II
    20#
     楼主| 发表于 2020-6-11 11:45 | 只看该作者
    asdf193 发表于 2020-6-10 16:58; y: P2 R) ?. C( h5 ]) Q
    我们的板子上也加了切换开关，遇到IO先于电源送进来电的，依旧是起不来的，你要加BUFF的时候注意一下，看 ...

    0 I1 G+ M1 x' p6 _$ Q( f% C6 \嗯，我的buffer选的TI 一个带OE的芯片，通过自己的IO去控他的OE，这样应该不会先于电源送电了

    点评

    超級狗
    Single Gate Little Logic 通常有 Power Isolation 的功能，沒電時輸出就是高阻抗（Hi-z）了。 所以選擇沒有 Output Enable 的 74LVC1G17 Non-Inverting Schmitt-Trigger Buffer 也可以。 The 74LVC1G17 is a  详情 回复 发表于 2020-6-11 23:19
    超級狗
    真的要省道沒天良的話！  详情 回复 发表于 2020-6-11 22:52

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    超級狗

    该用户从未签到
    21#
    发表于 2020-6-11 22:52 | 只看该作者
    syeshu 发表于 2020-6-11 11:45% l/ P( J) k9 J- k
    嗯，我的buffer选的TI 一个带OE的芯片，通过自己的IO去控他的OE，这样应该不会先于电源送电了

    ; ^- _9 D) A6 n7 p7 J6 _, i真的要省到沒天良的話！
    9 \' j1 J+ q( `0 k. P  ~; ?* y; H+ x8 P$ N/ S- E# j

    - }4 R$ H, H7 _# ]9 e! {

    Diode Logic.jpg (21.2 KB, 下载次数: 1)

    Diode Logic.jpg

    点评

    syeshu
    这个方法秒啊，我本来想着用三极管加MOS来实现，可是发现中间的转接板只有12V，没办法必须要加DCDC来转一个低电压，既然这样就直接放个TI的小芯片就可以了  详情 回复 发表于 2020-6-12 15:14

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 2 反对 0

    举报

    超級狗

    该用户从未签到
    22#
    发表于 2020-6-11 23:19 | 只看该作者
    本帖最后由 超級狗 于 2020-6-11 23:35 编辑 , g/ R" P- f6 ~5 e9 W$ C# {
    syeshu 发表于 2020-6-11 11:451 r& u- e1 ]+ _- y
    嗯，我的buffer选的TI 一个带OE的芯片，通过自己的IO去控他的OE，这样应该不会先于电源送电了

    & k6 G9 B8 R& ~5 s- ]Single Gate Little Logic 通常有 Power Isolation 的功能，沒電時輸出就是高阻抗（Hi-z）了。  i/ @" o* k# x- E/ |' j
    4 ]4 ~4 e6 e/ p/ F0 F: S
    所以選擇沒有 Output Enable 的 74LVC1G17 Non-Inverting Schmitt-Trigger Buffer 也可以。% W- D  L# _. @  j$ a

    7 M7 s7 B: C6 D& \6 ^The 74LVC1G17 is a single 1-input Schmitt-trigger buffer with a standard totem pole output. The device is designed for operation with a power supply range of 1.65V to 5.5V. The inputs are tolerant to 5.5V allowing this device to be used in a mixed voltage environment. The device is fully specified for partial power down applications using IOFF. The IOFF circuitry disables the output preventing damaging current backflow when the device is powered down.2 G; G9 m+ {- R. p4 o

    7 t- p& q; a% e7 v, y同理，74LVC1G08 Single 2-Input AND Gate 和 74LVC1G32 Single 2-Input OR Gate，把兩個輸入接一起也可以。7 J, M/ O; F2 ^8 ~4 O
    . K( D/ h+ |+ B6 W0 ?
    1 k% b1 W$ g3 j1 K/ T  ?

    / C2 {( o/ ]4 B* q4 O

    74LVC1G17.pdf

    215.1 KB, 下载次数: 2, 下载积分: 威望 -5

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    syeshu
  • TA的每日心情
    难过
    2024-5-31 15:59

    • 签到天数: 84 天

    [LV.6]常住居民II
    23#
     楼主| 发表于 2020-6-12 15:14 | 只看该作者
    超級狗 发表于 2020-6-11 22:52, l& Y& C& F# L; F
    真的要省到沒天良的話！
    5 |/ h" {2 P; F
    这个方法秒啊，我本来想着用三极管加MOS来实现，可是发现中间的转接板只有12V，没办法必须要加DCDC来转一个低电压，既然这样就直接放个TI的小芯片就可以了
      b+ R7 {6 l  w, Q: s

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    钟里寻她

    该用户从未签到
    24#
    发表于 2020-7-2 21:54 | 只看该作者
    应该是上电时序不对，引起芯片无法正常启动

    “来自电巢APP”

    点评

    syeshu
    嗯，我们目前给客户的答复也是说上电时序问题，因为正常FPGA的VCCIO是最后一级上电的，现在等于是最早上电至2V，比核压还早，出现问题就很难确认具体的根因  详情 回复 发表于 2020-7-3 10:04

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    syeshu
  • TA的每日心情
    难过
    2024-5-31 15:59

    • 签到天数: 84 天

    [LV.6]常住居民II
    25#
     楼主| 发表于 2020-7-3 10:04 | 只看该作者
    钟里寻她 发表于 2020-7-2 21:54* t! b# Y! Q; t/ @5 H
    应该是上电时序不对，引起芯片无法正常启动
    # }/ n% I- A  P' t+ J7 q
    嗯，我们目前给客户的答复也是说上电时序问题，因为正常FPGA的VCCIO是最后一级上电的，现在等于是最早上电至2V，比核压还早，出现问题就很难确认具体的根因
    1 Z8 w, l; G& ~2 \$ y

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    oooqqq666

    该用户从未签到
    26#
    发表于 2020-12-24 22:11 | 只看该作者
    hope123 发表于 2020-06-03 20:17:39, g- U+ H+ ^3 K* z4 h4 h& ?; ^8 d% {
    目前设计的FPGA单板，采用的FPGA型号是XC7Z100-FFG900，最近和客户联调的时候出现一个问题，FPGA有几个GPIO和客户单板通过连接器链接，客户的单板上对应的管脚长期处于3.3V高电平状态。

    / x& H7 P) Y2 p6 p- ~1 m; m& _$ |: B" x: l% m, s5 `
    串10P电容能解决. G% `7 Z& C3 {, P2 J

    “来自电巢APP”

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 1 反对 0

    举报

    lx02295119

    该用户从未签到
    27#
    发表于 2020-12-25 00:54 | 只看该作者
    oooqqq666 发表于 2020-12-24 22:11:21
    4 D  {+ d0 P' i& g) w[quote]hope123 发表于 2020-06-03 20:17:39
    7 G- ^/ Y- y& v2 k4 D. {, X& s  b& H目前设计的FPGA单板，采用的FPGA型号是XC7Z100-FFG900，最近和客户联调的时候出现一个问题，FPGA有几个GPIO和客户单板通过连接器链接，客户的单板上对应的管脚长期处于3.3V高电平状态。
    + `5 X( O( G7 p

    0 x# V$ k4 O1 e5 Y- C- h# @串10P电容能解决
    , L6 d. |: V& k4 V5 D* }4 K* c[/quote]
    - Q- K6 K8 d/ `0 N2 p( S6 W- P4 I) ~/ o- y$ y
    这个应该能解决，直接隔离直流电压4 X" ]0 X9 t1 x, z5 b

    “来自电巢APP”

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    aiipoo

    该用户从未签到
    28#
    发表于 2021-1-5 22:10 | 只看该作者
    话说，应该是FPGA加载的时候外部存储器还没准备好。再次拉PROG_B应该能启动。

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    12
    返回列表 发新帖
    高级模式
    B Color Image Link Quote Code Smilies
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-10-2 06:53 , Processed in 0.156250 second(s), 30 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表