【讨论】网表导入以后你是如何布局布线的呢？

mengzhuhao

欢迎大家一起讨论，共同进步！
先说说我个人的一点点拙见吧：
) Z5 R( ~* n" D  ^【以pads Logic与PADS Layout为例】
1：准备好在原理图与封装图里面会用到的器件，注意好原理图器件与封装器件管脚之间的逻辑对应关系
2：在原理图中绘制需要设计的电路，尽量按照模块绘制；在主控芯片附近绘制相关的输入输出电路；主控芯片的电源部分单独绘制；有多数据输入或输出的尽量使用总线绘制；需要在页内或者页间传递的信号使用相应的输入输出符号进行标识；如果改控制芯片需要数模地分开的话就使用不同的地标识符合；电源也可以这样操作；在PADS Logic利用好复制功能，相同功能的部分画好一个，其他的就直接复制即可，如果需要更改网络的地方注意更改相应的网络名，还有就是常用的电阻电容电感磁珠等参数定义好了也可以复制，这样能节省很多不必要的麻烦，PADS Logic有一点好处就是在绘制的过程不允许重名，这在某种程度上保证了设计即“正确”，PADS Logic用起来并不难，只要多试试就能掌握其中绘制的要领，请做注意使用右键帮助功能哦
; D$ m1 |# l' h3 }- i+ [3：原理图绘制完毕后就同步到PADS Layout里面去，打散元器件，根据需要绘制板框
' t/ C$ p2 `- |" o- k2 N4：在原理图里面选择模组，在Layout自动高亮对应的器件，挪动它们并放置在一个方便布局的地方
, u8 F/ T2 X. z% C4 M" ~! p5：大致考虑一下各个芯片之间放置的关系，尽量保证从输入到输出信号间的连贯性，尽量避免输入输出信号在同一侧
1 R0 a( A0 E4 m6：放置芯片，将所有退耦电容全部放置在bottom层，暂时不考虑布置；然后从第一管脚开始逐一把其他相应的器件挪动在感觉合适的地方；你会发现：特别是一些管脚是通过电阻或多电容接地或者接电源的，如果有些器件感觉放置在top上影响其他走线的话可以考虑挪动bottom层布局，我个人的经验是先布局top层，最后布局bottom层
" Q1 V. M- \0 N0 O. o, X% Q. M9 B" C( B8 T7：电源部分是如果是多种的话，在常用的DCDC输出管脚处使用多个磁珠将它们分开，为了布局方便我有时候将这些DCDC芯片放置在芯片对角线的位置上，这样引出的电源走线可以通告对角线的夹缝进入到芯片中心位置，可以走U形等，将对应的电源输入管脚与之连接，并注意该连接处下方正好是退耦电容所在地
8：如何布局好，使得电路更美观更合理，性能更好，目前仍然是我在琢磨的东西
8 X" d% F3 ~" t5 ^5 \" ~欢迎指正并交流

[ 本帖最后由 mengzhuhao 于 2007-10-26 22:49 编辑 ]

GHOST

感觉蛮复杂的，我就布局布线了，还刚起步的呢，至于LOGIC，没到绘制那呢  一直努力中

mengzhuhao

我个人感觉PADS Logic软件本身使用并不难
8 e* n0 C, R. Y% Z注意多个软件之间配合即可
例如做CAE器件我一般选择在orcad搞定后再导入到logic里面另存即可
其他方便感觉走线并不比orcad差多少
; |$ u( ?; \# k. z* x' D1 P而且如果你使用pads绘制pcb的话
$ _. ^  U2 Z8 H! Y5 q* i你会发现它的很多地方与pcb layout是差不多的
7 a$ H) |) A; {6 |$ k
& s+ u( `/ q. ^PADS最大的优势就是右键功能 本人愚见
" J+ u* M" h7 d( Q欢迎讨论！！

tianhao

例如做CAE器件我一般选择在orcad搞定后再导入到logic里面另存即可EDA365高速PCB论坛- 想今儿个民想

+ n; `$ a: O& M1 @
9 u9 ^8 }6 H8 T# z/ h想问一下楼上，真的那么容易吗？请问土封装是什么时候加上的，我用logic打开dsn加封装都加N久没加完。是不是我走弯路了？

mengzhuhao

我的另存方法
把你最常用的原理图器件一次性画在一个dsn文件里面去
用logic打开后 ，右键选择器件，ctrl+a，全职全部原理图器件，另存到库

3 Q$ S3 @  h+ _8 k- N当然了，另存完了不等于结束

你要在pads管理库里面再做点工作才行
保证你的原理图器件都有对应的layout封装 就这么简单
/ A2 H$ n* `1 b# b9 w: f多试试就那么回事情

tianhao

嗯，多谢，我要尽快试一下

tianhao

"我的另存方法"

9 m. h) [- I8 \) D$ N; F高,,,,少了一个步骤.   果然省时又省力,,

mengzhuhao

原帖由 tianhao 于 2007-10-29 10:21 发表
"我的另存方法"

高,,,,少了一个步骤.   果然省时又省力,,

我也是自己实践出来的
4 S5 b; i( g3 `5 V$ @' y书上ms都没怎讲这个最基本最重要的问题

tianhao

编书的人，一个人编n 套书，他那里知道我们一线奋战人员的真实难处啊

mengzhuhao

原帖由 tianhao 于 2007-10-29 17:49 发表
编书的人，一个人编n 套书，他那里知道我们一线奋战人员的真实难处啊

只能骂那些编书的是大骗子！！！
看完他写的书还是不懂
# }4 S1 b2 A2 p# e8 _+ Y. G5 Z很多细节操作在破书都没认真讲解过

superlish

现在的书除了理论外   操作都跟不上工具版本了  
俺也是瞎弄  很多东西现在都靠个人感觉   
  L4 D2 ?& g& U* L" k$ T- G
2 `  L6 `9 H  r  ^7 ^) w# G其实有些所谓的步骤也不是一成不变的  主要的是把板搞定
  b9 |4 l1 ~+ n* X0 R4 ~
1 P7 C7 O  Z) Y8 l比如吃饭  喝汤   甜点 前后各有不同  只要不饿肚子就OK了

mengzhuhao

原帖由 superlish 于 2007-10-30 20:02 发表
5 m4 N$ ?3 j5 R: ]! C: b1 m( G# N现在的书除了理论外   操作都跟不上工具版本了  
俺也是瞎弄  很多东西现在都靠个人感觉   
$ p% U  ^2 y* u# r
0 n0 k; v& q5 g& T( d8 T其实有些所谓的步骤也不是一成不变的  主要的是把板搞定
. S  H- U) F+ q5 b* {: v
比如吃饭  喝汤   甜点 前后各有不同  只要不饿肚 ...

实践是最能锻炼人的

tianhao

想问再问一下meng板本，你在传网表到pcb里有没有遇见这种情况，



0 }; {, v+ ]3 h: L+ [. ~  M
0 e7 m1 B5 Z) S' q5 `9 F


9 U) E$ m0 l- W! k: O好像是识别不到bga的封装，，可我做了n次呀，，管脚也是添加好的，，和其他器件一样的做法，为什么会弹出这个，，但在pcb里这个bga又有网络，而且是对的，，，我想了几天，实在是不解，

mengzhuhao

原帖由 tianhao 于 2007-11-1 08:57 发表
! M( }5 p7 V8 u; i3 j: l2 |! }想问再问一下meng板本，你在传网表到pcb里有没有遇见这种情况，

0 C( E5 i7 @* g- _2 Q
1 M( M3 a* `0 B$ e/ r$ a

739

: m# t5 ?; u  u- i3 @
好像是识别不到bga的封装，，可我做了n次呀，，管脚也是添加好的，，和其他器件一样的做法，为什么会弹出这个，，但在pcb里这个bga ...

我还没有画过包含BGA封装的电路板
不好说啊