TA的每日心情 | 开心
2020-10-12 15:22 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
抽象PCB布线是PCB设计人员最基本的工作技能之一，它的成败直接影响到整个系统的性能，大多数高速设计理论也需要Layout加以实施和验证。高速PCB设计，因为它需要高水准的设计工艺，繁重的工作量和耐心。PCB布线包括单面PCB布线，双面PCB布线和多层PCB布线。在实际布线中可能会遇到一些情况，在此我将分享一些经验和方法。我们可以分析其合理性并提出一些优化策略。
4 n( D& e+ {. X& Z# C X
2 D" s8 b" t" Q1 r/ i 内容; @! F& n2 ^0 m! d7 Z; a
& }" Z5 p# I+ |' L
6 J3 x7 `" l+ N# |, U! u O; p6 k. h 1. PCB走线的几种经验2. PCB接线的两种方法1. PCB走线的几种经验1，输入输出端的连线应避免平行相邻，以免产生反射干扰，必要时应进行地线隔离，相邻两层的布线应相互垂直。* j0 A1 W0 ^4 t$ x( r
% e2 ~, a7 @6 @& e5 F 2，由于模数转换器短路，请注意，只有一个连接点，而PCB上没有公共点，这由系统设计决定。
3 \& `9 H1 D2 ?: a3 t- r6 q7 l
# W' v! Y/ U5 v0 J+ b) { 3，标准件之间的距离为100mil（2.54mm），因此网格系统的基数通常定义为100mil（2.54mm）或小于100mil的整数倍，例如：50mil，25mil，20mil等。通常，网格布局为5000万，布线为500万，孔与设备的距离为2500万（以便设备可以在线路之间进行布线）9 V8 t6 R j g0 x- V- l. }( ^
9 k7 _# W3 B; ]) b5 K* q
4，PCB板延时为0.167ns / inch。如果设置了很多孔，器件引脚和多约束电缆，则延时会增加。: } @% Z6 U+ ~) m" x" G
, u2 y3 c5 ]- o& j 5，线径越宽，功率越近，或者隔离层的介电常数越高，特性阻抗越小。' |$ B, D/ ` s% X
, D8 b# w8 R- `8 Z 6，在PCB上的串联和并联电容等效。并联电阻通常很高，应将任何高速和高功耗的器件放在一起，以减少电源电压的瞬态过冲。
: M! w: J9 ]" D" x( T
9 w# Q1 F6 U' |: R 7，如果使用CMOS或TTL电路设计，工作频率小于10MHz时接线长度应小于7英寸，50MHz时接线长度应不大于1.5英寸，而当频率达到或大于75MHz时接线长度应不大于1.5英寸应该是1英寸。! q; q Q! i t( _
% ]: V% o: |5 X; e0 | 2. PCB接线的两种方法2.1。直角接线通常避免在布线中使用这种方法，这也是测量布线质量的标准。因为这会改变传输宽度2.2。差分接线差分信号被广泛用于高速电路设计中。与普通的单端信号相比，差分信号具有抗干扰能力强，对EMI的有效抑制和精确的时序定位等明显优势。最关心的是如何确保在实际布局中能够充分发挥这些优势的不同布线。所有这些规则都不是一成不变的，许多工程师似乎都不了解高速差分信号传输的本质。# ?, P: I4 S2 i+ E/ n$ @
& g% j0 |. Y2 [# N" r6 G$ N
2.3。蛇形接线它是布线中最常见的用途，主要目的是调整延迟并满足系统时序设计要求，但会破坏信号质量，改变传输延迟，应尽量避免布线。
! {& o3 U8 o& A [& d6 E* F3 [9 w3 m
/ i2 @4 j4 l; }' M4 x& g2 Z/ P" p! S/ z, J
|
|
/1 
发表于 2020-7-15 15:09
收藏
淘帖
支持！
反对！