找回密码
 注册
关于网站域名变更的通知
查看: 3452|回复: 13
打印 上一主题 下一主题

[求助]关于LVDS

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2010-10-7 10:14 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 mashimaro2008 于 2010-10-7 10:17 编辑
/ |( H, t1 ~1 i& @- p: \: i. ?) h  R2 C& ~
1,LVDS需要量眼图吗?为什么?
* e+ _$ T  L0 b! a9 F7 _- W9 ?2,LVDS通常采用DC coupling, 可以用AC coupling吗?- X2 C3 j) |, z0 k1 _  U! I5 z
3,  LVDS Spec为什么要定义一个offset电压?没有它可以吗?: D2 E" W7 }0 \$ Z! d8 Q$ `

* e# b4 p  \1 O! @) D% V& h1 n- q另外: PCIE不是有embeded clock吗?为什么线路上还要送PCIE clock给receiver?

该用户从未签到

2#
发表于 2010-10-8 08:43 | 只看该作者
本帖最后由 shark4685 于 2010-10-8 08:47 编辑 + i$ p; Z5 K, ^2 x# ]6 v

- t4 }( G$ N9 |0 E7 @; O楼主的问题是关于LVDS的,我们先来了解下什么是LVDS,做个知识普及,然后再来回答这些问题..2 d1 x/ ^% V8 V3 b$ i, ?3 X

' p9 u+ g3 i- `/ o( ELVDS:Low Voltage Differential Signaling,低电压差分信号。3 o) ]/ s3 y* _5 T' o% r
* R: m2 E5 L) U* S
LVDS传输支持速率一般在155Mbps(大约为77MHZ)以上。
5 ~& z, L1 U1 }* k/ N. l: C+ Z, k* G6 |. ?$ A$ V
LVDS是一种低摆幅的差分信号技术,它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输,其低压幅和低电流驱动输出实现了低噪声和低功耗。& Y. V6 }" w% ?' V3 B
* u, c8 v! ?- p) \5 ]+ }  g3 Z# W  i
IEEE在两个标准中对LVDS信号进行了定义。ANSI/TIA/EIA-644中,推荐最大速率为655Mbps,理论极限速率为1.923Mbps. o4 t( L0 w7 J1 e$ m
7 b9 W) \: S& T+ P- b. z

+ k9 F+ U  {  k7 T  u- `; `5 U) k0 yLVDS信号电平特性:" L) g( S* `  c# z# w' C

9 w: [# }( f! v/ L& _LVDS物理接口使用1.2V偏置电压作为基准,提供大约400mV摆幅。( q  G8 G) R9 E. ^( R2 i! M

$ B: I+ i0 C9 G  V" N( {LVDS驱动器由一个驱动差分线对的电流源组成(通常电流为3.5mA),LVDS接收器具有很高的输入阻抗因此驱动器输出的电流大部分都流过100Ω 的匹配电阻,并在接收端
  V9 A$ {9 h0 s+ y& i2 P/ ^
+ g& {  e7 G4 l6 U的输入端产生大约350mV 的电压。
  ~: {. z; u0 J' P- w4 s2 h+ H7 v/ K! m1 f6 d! e
电流源为恒流特性,终端电阻在100――120欧姆之间,则电压摆动幅度为:3.5mA * 100 = 350mV ;3.5mA * 120 = 420mV 。

该用户从未签到

3#
发表于 2010-10-8 08:55 | 只看该作者
本帖最后由 stupid 于 2010-10-8 10:35 编辑 : k5 I8 X8 ]1 i9 G8 p# O

- ]" v+ s/ l7 {1 @; G6 R+ P1. 一般来说,查看差分信号质量,没有比眼图更方便的啦,这是由眼图的特点决定的。在一个UI之内,不仅可以方便的查看传统波形方式所能看到的上升、下降沿,高、低电平;还能看到传统波形方式所看不到的UI叠加累积效果,具体说0、1bit在1个UI宽度内的叠加和累积可以方便地看到所谓的眼高、眼宽、张开度、抖动,用BertScan预估出BER……这些都是传统的波形方式所不具备的。+ H8 N) q) C  h& ^3 f3 s( w

$ ]. @/ p/ X$ `; k- R9 K, ?/ E2.至于采用AC,DC耦合,主要取决于链路中是否需要DC偏置,此外有一种特例是这个不同电平电路之间的互联,比如LVDS和CML,则可以使用AC coupling( U" L1 A% i9 o+ e

- d- H0 k& W- z1 U& a3 z如果不送时钟给Rx端,则Rx端的CDR,Equalization等单元非但无法工作,也无法同步。3 o/ I! Q- k* c
8 q3 _5 X2 o* `: H2 f% D1 t

评分

参与人数 1贡献 +10 收起 理由
shark4685 + 10 感谢版主热心解答!

查看全部评分

该用户从未签到

4#
 楼主| 发表于 2010-10-11 22:48 | 只看该作者
1. 一般来说,查看差分信号质量,没有比眼图更方便的啦,这是由眼图的特点决定的。在一个UI之内,不仅可以方 ...5 o/ t& Y- v9 Z. g8 ?
stupid 发表于 2010-10-8 08:55
. m- w& L% e6 S6 Y3 L6 e
谢谢楼上的回答

该用户从未签到

5#
 楼主| 发表于 2010-10-11 22:51 | 只看该作者
本帖最后由 mashimaro2008 于 2010-10-11 22:55 编辑 8 H4 l! n5 O4 I7 [+ j- I8 W
1. 一般来说,查看差分信号质量,没有比眼图更方便的啦,这是由眼图的特点决定的。在一个UI之内,不仅可以方 ...
7 C7 s3 S' p- f2 Z  _% C! [( Ustupid 发表于 2010-10-8 08:55

/ \' _0 r0 x6 @" ]  L" P/ m- V0 \) i1,我们公司在量LVDS的时候只是量测LVDS的电平特性,没有量眼图,跟速度的关系吗?
5 A9 e" \: p5 c2,“至于采用AC,DC耦合,主要取决于链路中是否需要DC偏置,”---不是很明白您的意思,可以举个例子吗?/ i; S+ Y0 Z+ h% }  C" J- K; a  P
3,?????

该用户从未签到

6#
发表于 2011-3-6 17:46 | 只看该作者
学习一下

该用户从未签到

7#
发表于 2011-3-10 09:28 | 只看该作者
謝謝...很有用的資訊

该用户从未签到

8#
发表于 2011-3-10 22:19 | 只看该作者
给你几份关于LVDS的详细技术资料文档,希望对你有帮助

LVDS使用手册.pdf

2.66 MB, 阅读权限: 9, 下载次数: 1065, 下载积分: 威望 -5

TI_LVDS手册.pdf

2.56 MB, 阅读权限: 9, 下载次数: 1309, 下载积分: 威望 -5

Maxim_LVDS手册.pdf

993.56 KB, 阅读权限: 9, 下载次数: 1074, 下载积分: 威望 -5

该用户从未签到

9#
发表于 2011-12-7 11:57 | 只看该作者
谢谢解答。。。
  • TA的每日心情

    2025-9-19 15:57
  • 签到天数: 81 天

    [LV.6]常住居民II

    10#
    发表于 2012-2-9 18:01 | 只看该作者
    回答得不错

    该用户从未签到

    11#
    发表于 2016-9-10 08:44 | 只看该作者
    下载看看   

    该用户从未签到

    14#
    发表于 2016-9-22 16:59 | 只看该作者
    good jog thank you !
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-11-4 15:11 , Processed in 0.265625 second(s), 31 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表