Allegro仿真波形的问题

zhangm

( i$ S1 K; t; N3 l6 D
      最近在学allegro仿真，发现一个奇怪的问题（可能是本人太菜，希望高手解释下），就是我使用的DSP通过端接电阻（靠近DSP端）接到FPGA，仿真时，给DSP一个脉冲激励源，但是问题是：
) ~$ \5 K2 x) O% r3 i# ~# f      仿真后发现DSP本身的波形是马鞍形，如下图：

4 l1 t5 ~4 ^) G% U. M' I   
5 d& i# L( |$ X7 P      而FPGA端的仿真波形却挺好，如下图：

0 v: d# E, b% `( B$ y  H0 v
7 C$ F) _# e" h8 s% l; f         请问这是什么原因呢，为什么激励源本身的波形这么差，但驱动的芯片波形却挺好呢？难道是反射的原因？又该怎么解释呢？
  r  w8 ?  _7 _% \" L
' C2 j. w4 J: O5 O
8 \% I, [3 @! M* r( J
% m, p0 B6 y- M4 z

playdad

回复 zhangm 的帖子

6 T. |* @. N+ ?1 l5 N! K- k+ r对于串联匹配，仿真波形是正确的，并非驱动端波形差。从串联匹配电路的信号传播过程分析，你可以很快得到结论。
  p/ p$ `* |! v# v$ W. Y/ e& a

zhangm

回复 playdad 的帖子

当我加大端接电阻时，发现DSP端的波形慢慢变好，但是FPGA端的波形的上升时间明显变大，这种现象也正常吗
" N0 g/ a! h+ U% Y* ~) H”从串联匹配电路的信号传播过程分析“这方面的知识从哪可以看到或下载到，能发到我的邮箱吗zhangming1080@163.com，谢谢!

shark4685

楼主慢慢做的仿真多了就会发现，发射端的波形不如接收端的波形在仿真中是经常存在的，有的时候接收端的电压是靠反射来满足的。楼主可以先看看反射的机理，再来一个阶段一个阶段算整个拓扑结构的反射，就知道波形图为什么这样了，这也是仿真的魅力所在！！

joshuafu

首先，你仔细想想，你是更关注接收端波形呢还是发送端波行呢？当然是接收波形，发送波形你发送的时候是理想的，只不过经过反射后波形变得不好看了，只要不超过限制，那又有什么关系呢，重要的是已经把好的波形传到了接收端，这就达到目的了，呵呵

zhangm

回复 shark4685 的帖子
* P/ u8 W/ Y7 M5 E1 `, T& N1 J
  v0 [) n; D+ I* }. J; V# z0 D8 k谢谢版主的指导，看来今后有的学习了

zhangm

回复 joshuafu 的帖子
% H  J1 r9 q5 G, M: R" {
7 f+ [& _+ T* C6 u4 ?恩，挺有道理啊，谢谢！
* W+ G$ N0 I' t) M

zhangm

还有个问题，就是Allegro16.3仿真后，对于发射端和接受端的引脚都各有两个波形，比如DSP的1脚作为发射端时，仿真波形两个，一个是DSP U1 1，另一个是DSP U1 1i，那DSP U1 1和DSP U1 1i 区别是什么？哪个是真正的发射端波形？

eda_zy

区别就是一个是管脚上的，一个是芯片内部的（i的那个）。
, b' \! N6 s% J0 |# o7 z  ii的那个考虑到了芯片封装的影响

zhangm

回复 eda_zy 的帖子
/ p1 L* V5 K' u/ y% h& e" {
* J' P- j& @+ v原来是这样啊，谢谢！
* Y6 R; K; l( w7 J; M! I( b, `4 H

ychhj

哪里能下载到仿真的.ibis文件呀？

zhangm

回复 ychhj 的帖子
: |9 ^9 F9 e  e2 f
你所选芯片公司的官方网站
% a4 H/ d( p( i( F6 l5 G. x附件PDF里附有常用芯片公司IBIS的网站

ychhj

谢谢！好东东呀！

tsz106811

好东西{:soso_e179:}

钟离紫星

zhangm 发表于 2010-11-5 16:44
' K' F5 w! ~& I0 F& S回复 ychhj 的帖子

你所选芯片公司的官方网站

正在学习中，谢谢分享