求助capture原理图导入allegro PCB Editor

kgdyniusr

求助capture原理图导入allegro PCB Editor
4 Z$ E0 B9 d" @    刚刚学习allegro，请问网表导入allegro PCB Editor时要怎么设置？导入网表之前要做些什么准备？
' i: C( o$ i! A9 b3 B( m在原理图中我把原件的PCB footprint都填上了，跟allegro里面的封装名一致。其实令我很疑惑的是，仅仅
$ b/ Q5 c3 i2 c是在导入网表前设置了网表的路径，却没有具体选择是哪个网络表，加入我的指定路径里有很多个网表，那
岂不是很乱，所以我把原理图的名字和PCB 都取同样的名字，而且存放的路径都一样。但是都不能导入，我怀疑是allegro里要设置封装的路径，请大家指教，谢谢
3 r" ^# t( o" C! x: b6 B% [4 W  a下面是导入错误提示
cadence Design Systems, Inc. netrev 15.7 Wed Oct 27 14:42:35 2010
(C) Copyright 2002 Cadence Design Systems, Inc.
------ Directives ------
* P6 `. s% @4 oRIPUP_ETCH FALSE;
7 p  ?$ r6 K0 m/ s* N7 yRIPUP_SYMBOLS ALWAYS;
MISSING SYMBOL AS ERROR FALSE;
9 k5 J" o( C& b; J2 @- q' A! Y& FSCHEMATIC_DIRECTORY 'E:/Cadence/work/pad';
BOARD_DIRECTORY '';
! {8 q) m  q  ~. }( A5 k! v5 kOLD_BOARD_NAME 'E:/Cadence/work/pad/MYDSIGNE.brd';
NEW_BOARD_NAME 'E:/Cadence/work/pad/MYDSIGNE.brd';
: e2 x" e6 J+ L* C5 A. vCmdLine: netrev -$ -5 -i E:/Cadence/work/pad -y 1 E:/Cadence/work/pad/#Taaaaaa03360.tmp
' |6 S0 _# Y$ z' j9 P------ Preparing to read pst files ------
. x; j% c! m: G0 g; v& I& f
( g& q$ q+ O# p& ?( q; U$ T- T#1   ERROR(24) File not found
     Packager files not found
#2   ERROR(102) Run stopped because errors were detected
$ N) E5 G! C$ h. N  ^3 l; dnetrev run on Oct 27 14:42:35 2010
7 m* V! r( i5 c# t- w9 Z$ I   COMPILE 'logic'
; m: M8 [; G( @7 x1 ?   CHECK_PIN_NAMES OFF
1 Y6 d6 E1 ]: @# M4 L+ p' D   CROSS_REFERENCE OFF
   FEEDBACK OFF
3 w% ~3 Z4 g6 y" [1 ]- P6 @   INCREMENTAL OFF
   INTERFACE_TYPE PHYSICAL
   MAX_ERRORS 500
* w8 k; X$ D0 z$ D6 {! _   MERGE_MINIMUM 5
) q  J- |7 K7 L- j9 O   NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'
! b3 H" K; N' k3 h7 v, ?4 B   NET_NAME_LENGTH 24
/ s' d" x  Q+ `2 ~   OVERSIGHTS ON
   REPLACE_CHECK OFF
   SINGLE_NODE_NETS ON
- Y. g4 D6 d. P7 D   SPLIT_MINIMUM 0
   SUPPRESS   20
   WARNINGS ON
9 a, P( `/ m2 }  2 errors detected
No oversight detected
" u# w- }# e; H0 ~1 g/ X No warning detected
cpu time      0:00:04
elapsed time  0:00:00
9 \& h5 _) _1 n4 }- {
: B6 f: w5 s8 m+ ^( T: D

freemanz

英文已经提示你，封装没找到

freemanz

其实可以在capture生成网络表，自动连接到PCB

jccj_wan

导入的问题还有点不明白...主要是没自己做过完整的流程