低频数字相位频率测量的CPLD实现

plug

摘要:以单片机和cpld为核心,设计了低频相位(频率)检测系统。系统由CPLD相位频率测量模块,单片机和显示模块三个
' t6 a; p9 D- Z( e. ~" N* v部分组成。利用VHDL语言设计了高速的测频测相模块,并下载到CPLD中,通过与单片机的独立接口,将测量到的数据传
$ }; P" |" H+ a送到单片机中,由单片机完成计算和显示的功能。重点介绍了测频测相系统原理框围,，CPLD中的测频测相模块原理框图，
简要介绍了单片机控制程序,计算程序。采用CPLD配合单片机的设计方案,具有造价较低、速度高、精度高的优点,并且可
& d1 m8 Z, Z! s# T3 ]- D/ X8 C: S以通过软件下裁而达到仪器硬件升级的目的。
4 h: s8 v) h! B( m9 ^关键词:频率测量;相位测量;CPLD;单片机
) i. E# ?9 K( s; y中图分类号:TP216.1
文献标识码:A

游客，如果您要查看本帖隐藏内容请回复

' B% y# B  t. b& a* q" d( g

duck

低频数字相位频率测量的CPLD实现，收藏了。