找回密码
 注册
关于网站域名变更的通知
查看: 440|回复: 6
打印 上一主题 下一主题

SP706REN看门狗芯片发烫问题请教

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2020-9-24 10:14 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
我的产品上使用的外部看门狗是SP706REN,在小批量产品上有一部分板子上的SP706REN芯片会发烫,5 x1 F  S5 y; s( A; O, Y
我的产品采用的是看门狗RST控制CPU的3.3V电源6 t# e! z' {6 s
附上原理图
" L& d. W/ Y: B$ C$ i* V
' m$ r8 A, L/ \
% A' H) i1 q# K& r8 m. G1 M
我在处理的时候去掉C7的电容,然后断电重启,芯片就不发烫了,目前没有找到原因  Z3 l2 w* P3 s# v6 r  c
请教各位大神,是否遇到过这种现象。

- H" X& s: [$ Y$ O+ O
/ b! _- b: @, e* Q' D, {
; g4 Y) Z8 \) T* U4 k1 t

该用户从未签到

推荐
发表于 2020-9-25 00:19 | 只看该作者
WDO輸出驅動能力Output Driving Strength)很小,可以試試用個 Non-Inverting Schmitt Trigger Buffer 74LVC1G14 隔開。
4 A" ^, C( k% z) s1 A9 Y: \7 m2 N# |/ K& ^) R  _- ~+ @) ~
你的電容很大、電阻很小,開機瞬間的大電流,可能讓芯片處於不正常的狀態了。7 B; Z/ C1 B' j# C

  c3 p: ~* ]: X8 B# B  r% D
: ^2 Q7 d' D* ]& \# @- Z3 v/ }; A) h+ Z2 V* c& W  T% Q. y2 m7 ]7 {. M

* i, G  Z7 y: |

Electrical Specification.jpg (89.75 KB, 下载次数: 1)

Electrical Specification.jpg

sp705_sp706_sp707_sp708_sp813l.pdf

1.31 MB, 下载次数: 0, 下载积分: 威望 -5

74LVC1G17.pdf

265.97 KB, 下载次数: 0, 下载积分: 威望 -5

该用户从未签到

2#
发表于 2020-9-24 10:50 | 只看该作者
没有遇到过额,不过先看看其他人遇到过没

该用户从未签到

3#
发表于 2020-9-24 10:52 | 只看该作者
是不是芯片自身的质量问题  这种情况是偶发还是普遍

该用户从未签到

4#
发表于 2020-9-24 10:55 | 只看该作者
如果是芯片质量的问题,就换芯片吧!这没办法的。

该用户从未签到

5#
发表于 2020-9-24 11:13 | 只看该作者
这个描述不是很清楚啊。rst控制cpu的3v3,怎么控制的?cpu的3v3电源和+3.3v之间是否有mos?
0 }) p( j+ \6 Z6 R& V1 {9 O从这个图看,由于C7的存在,复位芯片可能一直工作在不稳定状态。正常情况wdi有效,那wdo输出低给mr复位。但是c7的存在,mr检测到的信号是电容点充电波形。可能既不是高也不是低。

该用户从未签到

7#
发表于 2020-9-25 00:30 | 只看该作者
另一個問題是,芯片並沒有建議加 RC,如果你沒有 RC 延遲也能正常動作的話,不妨參考規格書內的作法,WDO 直接接 MR 了,不然就接到 MNI 去。
. Z+ @. o& z* L7 |& g5 F' o' C: q1 U* G4 {  c7 N/ l! O
Active-LOW RESET Output This output pulses LOW for 200ms when triggered and stays LOW whenever VCC is below the reset threshold (4.65V for the SP705/707/813L and 4.40V for the SP706/708). It remains LOW for 200ms after Vcc rises above the reset threshold or MR goes from LOW to HIGH. A watchdog timeout will not trigger RESET unless WDO is connected to MR.+ V8 ]2 l& x& z- Z) ]& J

! I/ v' o2 |: u! }3 J# ?" KTypically, WDO will be connected to the non-maskable interrupt input (NMI) of a μP. When VCC drops below the reset threshold, WDO will go LOW whether or not the watchdog timer had timed out. Normally this would trigger an NMI but RESET goes LOW simultaneously and thus overrides the NMI.
" q8 t6 r3 [. F4 ^& S7 q
! w; }  X+ B6 X* M! X; u3 V2 u  K
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-3 01:45 , Processed in 0.156250 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表