EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 jacky401 于 2020-10-9 09:41 编辑
; a! s$ m3 b/ J( {& Y) ]& |1 R3 U
' ]5 P6 N" b! m# [ ]' T; X) f5 o+ L! Q8 O
目录【网友分享】 1、概述 2、改善前的信号波形 3、改善后的信号波形 4、总结
6 }6 V( y; ]$ C3 H3 p
! e$ p. `& F: T# P! `- ]
DDR不能正常工作与拓扑结构的关系+ Y Y$ Z9 o+ u3 B) C
( P' w6 a0 y% i% [1、概述 DDR的拓扑结构选择，从最初只能采用T拓扑到支持读写平衡的Fly-by拓扑，设计似乎变得越来越简单了。大家来看这样一种情况，一个驱动拖动两片DDR颗粒，芯片支持读写平衡，您一般会选择什么拓扑结构呢？我想，这个应该和个人的设计习惯有关，或者选择T拓扑，或者选择Fly-by，没有标准答案。但是作者最近遇到的一个项目，一个主控拖动两个DDR颗粒，采用Fly-by结构，信号质量就不稳定，小批量量产总有几块板子DDR不能正常工作，仿真发现DDR信号质量并不是很理想，修改拓扑结构后，DDR运行变得稳定，具体什么情况呢？
5 w( H5 ?5 }" Q# V
* X$ _% A/ C- r" b5 \' s 3 k/ s) h7 V5 o& h% e! T" m
2、改善前的信号波形! R& t9 c: P) Z1 ]2 q
该主板上有一块FPGA和一块DSP，FPGA驱动的DDR3没有问题，但是DSP驱动的DDR不稳定，我们仔细进行了查板工作，该主板上DSP与FPGA都是采用Fly-by拓扑结构，DDR颗粒也都支持读写平衡，如下图1所示，从布线上来看，设计并无不妥。* c2 L* ~$ m: [- L, p* H( D
图1 Fly-by 拓扑走线
& @, x& F5 O+ L* i FPGA和DSP作为驱动时，仿真发现，两者的波形还是存在较大差异的，如下图所示： r" ^6 t" |% z% ?
图2 DSP与FPGA波形对比 / o. U% W- O, A) f4 N$ I7 r' u k
由图2可知，该主板上FPGA的驱动能力明显好于DSP，DSP不仅驱动能力比较弱而且信号的过冲还很严重，信号的裕量非常的小。. h# o; _4 j3 [ v7 K& s
8 L$ }. T, w* {. r7 s' N
4 {2 j. c3 `: r. K3 R, x: E$ b; J
$ q. k: j* j4 {" m6 q: @5 W/ p
: c! K( j1 x l- A. O, r
1 v! f' R# i% k: h | 
[复制链接]
/1 
发表于 2020-10-9 09:32
收藏
淘帖
支持！
反对！
发表于 2020-10-11 11:07
