EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 jacky401 于 2020-10-9 09:41 编辑
1 J' O h: _$ ` B( i
$ o* E( C6 e2 X7 [
4 ]' m+ }9 w# o( U2 I0 k- @目录【网友分享】 1、概述 2、改善前的信号波形 3、改善后的信号波形 4、总结
$ G: Z4 L: p0 S( D% d+ |" E
7 @; q0 X9 J* N/ Q; I4 JDDR不能正常工作与拓扑结构的关系' s2 l- g3 O! v- C" }
) S& }! Q) f& \$ b. O+ k1、概述 DDR的拓扑结构选择，从最初只能采用T拓扑到支持读写平衡的Fly-by拓扑，设计似乎变得越来越简单了。大家来看这样一种情况，一个驱动拖动两片DDR颗粒，芯片支持读写平衡，您一般会选择什么拓扑结构呢？我想，这个应该和个人的设计习惯有关，或者选择T拓扑，或者选择Fly-by，没有标准答案。但是作者最近遇到的一个项目，一个主控拖动两个DDR颗粒，采用Fly-by结构，信号质量就不稳定，小批量量产总有几块板子DDR不能正常工作，仿真发现DDR信号质量并不是很理想，修改拓扑结构后，DDR运行变得稳定，具体什么情况呢？. f$ z1 X2 l+ e* {
4 }, @( Q" q) Z: C. A3 P; w2 ]
% f: J6 M0 I, g) L' Q# D6 Q
2、改善前的信号波形 X) }8 M0 a1 S- [4 _
该主板上有一块FPGA和一块DSP，FPGA驱动的DDR3没有问题，但是DSP驱动的DDR不稳定，我们仔细进行了查板工作，该主板上DSP与FPGA都是采用Fly-by拓扑结构，DDR颗粒也都支持读写平衡，如下图1所示，从布线上来看，设计并无不妥。- ~+ C4 [3 ~" R+ l/ S
图1 Fly-by 拓扑走线
+ z+ F2 N O/ r, @& U& _" k FPGA和DSP作为驱动时，仿真发现，两者的波形还是存在较大差异的，如下图所示：
* u. d @/ Y v- B5 W- p- I图2 DSP与FPGA波形对比 , @; C: h7 h. P; r
由图2可知，该主板上FPGA的驱动能力明显好于DSP，DSP不仅驱动能力比较弱而且信号的过冲还很严重，信号的裕量非常的小。
) i# n6 e! H- f7 b/ {6 f0 X$ S% E7 r* u v8 ^; i- n6 P* s
. c! Z0 _8 q7 r& K( w
/ \& d! U% D9 n' Y! E0 {3 ]: m9 {2 [4 y1 J5 R
9 e0 E4 p! S5 C
! V' }4 _ H& t, Q | 
[复制链接]
/1 
发表于 2020-10-9 09:32
收藏
淘帖
支持！
反对！
发表于 2020-10-11 11:07
