EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 jacky401 于 2020-10-9 09:41 编辑 7 b" P# Y" o1 B7 s+ L
: f+ o: g4 h! B: V9 A* z9 L
! m; u9 ~" f n1 k3 W目录【网友分享】 1、概述 2、改善前的信号波形 3、改善后的信号波形 4、总结 8 x0 C; g- ^' P$ I8 L4 m6 E' `
, b/ u' [2 K3 P. Z# {1 ]) I2 I
DDR不能正常工作与拓扑结构的关系% B4 T- C' o9 J$ Q- @ F
, v6 X) H, d0 {/ B- P3 i1、概述 DDR的拓扑结构选择，从最初只能采用T拓扑到支持读写平衡的Fly-by拓扑，设计似乎变得越来越简单了。大家来看这样一种情况，一个驱动拖动两片DDR颗粒，芯片支持读写平衡，您一般会选择什么拓扑结构呢？我想，这个应该和个人的设计习惯有关，或者选择T拓扑，或者选择Fly-by，没有标准答案。但是作者最近遇到的一个项目，一个主控拖动两个DDR颗粒，采用Fly-by结构，信号质量就不稳定，小批量量产总有几块板子DDR不能正常工作，仿真发现DDR信号质量并不是很理想，修改拓扑结构后，DDR运行变得稳定，具体什么情况呢？
( @3 J& @, A; w* A6 f5 |6 K; |7 q# F" l0 V0 E( n" x
' o& Y ^1 _& T: [ ]8 i2、改善前的信号波形 Q# |; q( X/ z) X W: v, C
该主板上有一块FPGA和一块DSP，FPGA驱动的DDR3没有问题，但是DSP驱动的DDR不稳定，我们仔细进行了查板工作，该主板上DSP与FPGA都是采用Fly-by拓扑结构，DDR颗粒也都支持读写平衡，如下图1所示，从布线上来看，设计并无不妥。6 ^0 j5 b9 T* y9 D
图1 Fly-by 拓扑走线 8 e; _6 ^# M3 `9 I. B. @* u: V
FPGA和DSP作为驱动时，仿真发现，两者的波形还是存在较大差异的，如下图所示：% C+ X7 Z# T6 f) G2 ?, G# T) r' }2 C
图2 DSP与FPGA波形对比 : J- U( S8 i" i1 e
由图2可知，该主板上FPGA的驱动能力明显好于DSP，DSP不仅驱动能力比较弱而且信号的过冲还很严重，信号的裕量非常的小。! M: B4 m& }- s
3 l' O5 |8 w. A( c
Q: {) E* L$ a/ t) P% x/ `+ C% h9 }' s0 P
! ?( k7 y0 @. {+ H0 W: J7 }6 J5 r0 N, k$ Z
' L& `. L i# X2 _
| 
[复制链接]
/1 
发表于 2020-10-9 09:32
收藏
淘帖
支持！
反对！
发表于 2020-10-11 11:07
