EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 jacky401 于 2020-10-9 09:41 编辑
: Q' ]6 R. D6 A. f' N M* ~' R
9 x! n5 v% ] l6 i4 h5 k" b7 x- p9 ~
目录【网友分享】 1、概述 2、改善前的信号波形 3、改善后的信号波形 4、总结 : q$ U0 H+ N) N- J. @
) P* c3 C! F/ M7 `" m& k9 `DDR不能正常工作与拓扑结构的关系! D# W. [! H5 N' L
: v6 s$ n% _+ X' s1、概述 DDR的拓扑结构选择，从最初只能采用T拓扑到支持读写平衡的Fly-by拓扑，设计似乎变得越来越简单了。大家来看这样一种情况，一个驱动拖动两片DDR颗粒，芯片支持读写平衡，您一般会选择什么拓扑结构呢？我想，这个应该和个人的设计习惯有关，或者选择T拓扑，或者选择Fly-by，没有标准答案。但是作者最近遇到的一个项目，一个主控拖动两个DDR颗粒，采用Fly-by结构，信号质量就不稳定，小批量量产总有几块板子DDR不能正常工作，仿真发现DDR信号质量并不是很理想，修改拓扑结构后，DDR运行变得稳定，具体什么情况呢？
/ ]$ V) U$ l: u) R6 p9 ]/ N% Z) ?6 @" D( U5 Q3 C2 M- A$ G5 X: t2 o
+ Z/ T# } g7 V- }9 k( ?2、改善前的信号波形
( [0 L7 \3 @- K6 ?) f4 Z+ ?; {: _; B 该主板上有一块FPGA和一块DSP，FPGA驱动的DDR3没有问题，但是DSP驱动的DDR不稳定，我们仔细进行了查板工作，该主板上DSP与FPGA都是采用Fly-by拓扑结构，DDR颗粒也都支持读写平衡，如下图1所示，从布线上来看，设计并无不妥。
7 x* w2 n" b2 S* J( \+ a" @ 图1 Fly-by 拓扑走线 5 h/ S! ]: @3 t* a$ u
FPGA和DSP作为驱动时，仿真发现，两者的波形还是存在较大差异的，如下图所示：
: {8 l% }+ |8 c* W. @- r/ o图2 DSP与FPGA波形对比
* `( f! [+ A- L' { 由图2可知，该主板上FPGA的驱动能力明显好于DSP，DSP不仅驱动能力比较弱而且信号的过冲还很严重，信号的裕量非常的小。6 K1 Y& l0 y/ T$ Z3 B9 x f
: t _4 k3 K2 a% W* w- d' G
+ P q4 J4 [* ^ m' V" } O, @* h% H- b x$ I
- }# _0 N) q) D) R
3 g: Z) g4 D& @2 D0 {
4 F% l5 m7 G) `6 T | 
[复制链接]
/1 
发表于 2020-10-9 09:32
收藏
淘帖
支持！
反对！
发表于 2020-10-11 11:07
