绘制原理图时，网络引脚很多，如何避免错误

llccbb1

最近在绘制原理图的时候，犯了几个比较严重的错误：
5 j. k- w. z* x# ^! M1、把接插件的位置搞反了
% {. b  e% M( X( V8 @% M/ K2、原理图上的网络名搞反了。接插件引脚数量比较多，网络定义是在word版本的设计规范中给出的。
/ Y1 ], M  p! C; I- }当然自己的粗心大意是一定要受到批评的，现在在想以后如何避免这种情况。原理图是altium Designer画的，继承了以前的。
现在想想自己的心态也有问题，其实自己没有明确的清楚这种接插件的命名规则（VPX），继承前人的就默认以前的是正确的，旧的错误，加上新的错误。真的是要命了。
（天道好轮回，苍天没饶过我）。
: l2 R% _4 P9 L这里主要想请教各位前辈有没有经验，用技术手段避免这种情况。


/ K% g! e+ V6 r/ V! I) m

shapeofyou888

还是细心点吧

bazhonglei

1、细心
. Y% i* E! U9 Y- w7 Y# f, z2、软件会有BUG，硬件同样会有BUG。不要期许进行1次设计就完全没有问题。

超級狗

一起來鎮輔司掃廁所吧！



6 p7 H: ?/ K2 h# \( R

t123456

谢谢分享

suiyufeng

血的教训！！！

llccbb1

bazhonglei 发表于 2020-10-19 15:21
+ z/ W9 d) ^- b0 a+ w1、细心
2、软件会有BUG，硬件同样会有BUG。不要期许进行1次设计就完全没有问题。

& x% W8 {9 d. o+ z1 g: `嗯嗯，主要是硬件出bug的话改起来成本太高，不论是金钱成本，还是时间成本。

1776788475

继承别人的东西一定要仔细看。

wudaoz

画板的时候会一起对，基本上不会出错。