|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
刚做了一块板子，ARM+SDRAM+FPGA,arm有一撮flash线连接到SDRAM与FPGA，分时复用: ]* H9 O3 |8 i7 A2 J
现在有一个问题是，不焊FPGA的时候，SDRAM可以跑起来，一切通讯正常，焊接上FPGA以后，就跑不起来了。: v# c/ f) @0 a7 k2 Q
后来在CPU的前端接了一个buffer，又好了。
9 E- Z0 ^" b4 p$ R因为flash是集成在SDRAM里面的，所以做远端分支的topology很难，主要是branch的地方长度下不去% C% ]& x# j# ~$ \8 `5 f4 F
开始以为是反射造成的问题，可是fpga没上的时候SDRAM可以跑就说明应该不是stub引起的反射。
: O3 n$ x! V2 |% c, S0 d后来发现这个就是一个普通时序系统，会不会是因为线长造成的时序问题呢+ I2 Z6 }: e& r0 ~1 d! q
想改版但是又找不到充足的理由
$ `$ d c' j9 v4 e+ U还请DX指导下可能的原因，咱再一个个验证去* p' K4 j% T! d9 a- D2 V6 C" q
谢谢个先, J& A8 X" Z# x6 K
+ b, R/ }5 R6 U) f
|
|
/1 
发表于 2010-12-20 10:44
收藏
淘帖
支持！
反对！
楼主