|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
; h( ~$ n* I# h2 R1 j, F* m3 A# C
PCB设计中的常见问题解答(三)
# Q1 r& ]. f& c" N; u" ] l) Q; m5 W/ z( n! \$ q# g
' h8 r/ Y& u" ~4 l
30、如何选择EDA工具?
% {4 A8 p5 A. u2 h4 p' F1 Z目前的pcb设计软件中,热分析都不是强项,所以并不建议选用,其它的功能1.3.4可以选择pads或cadence性能价格比都不错。PLD的设计的初学者可以采用PLD芯片厂家提供的集成环境,在做到百万门以上的设计时可以选用单点工具。
0 m, N6 u* t8 [3 u' k. ]31、请推荐一种适合于高速信号处理和传输的EDA软件。8 y3 ?+ G2 d) Z# p7 w" h% Y* {
常规的电路设计,INNOVEDA 的 PADS 就非常不错,且有配合用的仿真软件,而这类设计往往占据了70%的应用场合。在做高速电路设计,模拟和数字混合电路,采用Cadence的解决方案应该属于性能价格比较好的软件,当然mentor的性能还是非常不错的,特别是它的设计流程管理方面应该是最为优秀的。想了解更多内容欢迎加Q1187729241* R5 m9 A5 F5 @0 w% W( x) D1 L
32、对PCB板各层含义的解释# f, j$ i# @! |6 f0 n
Topoverlay ----顶层器件名称, 也叫 top silkscreen 或者 top component legend, 比如 R1 C5, IC10.
( `8 `) I4 v' j/ o) J* L: Vbottomoverlay----同理
6 _* j. y4 O) o8 s$ Cmultilayer-----如果你设计一个4层板,你放置一个 free pad or via, 定义它作为multilay 那么它的pad就会自动出现在4个层 上,如果你只定义它是top layer, 那么它的pad就会只出现在顶层上。9 ~( b( \. J( g* k
33、2G以上高频PCB设计,走线,排版,应重点注意哪些方面?
! ~4 s) b6 f1 k& I2G以上高频PCB属于射频电路设计,不在高速数字电路设计讨论范围内。而射频电路的布局(layout)和布线(routing)应该和原理图一起考虑的,因为布局布线都会造成分布效应。而且,射频电路设计一些无源器件是通过参数化定义,特殊形状铜箔实现,因此要求EDA工具能够提供参数化器件,能够编辑特殊形状铜箔。
$ }4 U9 J- r5 _Mentor公司的boardstation中有专门的RF设计模块,能够满足这些要求。而且,一般射频设计要求有专门射频电路分析工具,业界最著名的是agilent的eesoft,和Mentor的工具有很好的接口。
1 S: ~2 K$ c0 Y" I( Y, c/ [6 v34、2G以上高频PCB设计,微带的设计应遵循哪些规则?: G. t y4 t* A b' |% f; {
射频微带线设计,需要用三维场分析工具提取传输线参数。所有的规则应该在这个场提取工具中规定。
8 V! ]# f X4 d35、对于全数字信号的PCB,板上有一个80MHz的钟源。除了采用丝网(接地)外,为了保证有足够的驱动能力,还应该采用什么样的电路进行保护?
& ]7 e2 M* z* Z" p' {/ S# w确保时钟的驱动能力,不应该通过保护实现,一般采用时钟驱动芯片。一般担心时钟驱动能力,是因为多个时钟负载造成。采用时钟驱动芯片,将一个时钟信号变成几个,采用点到点的连接。选择驱动芯片,除了保证与负载基本匹配,信号沿满足要求(一般时钟为沿有效信号),在计算系统时序时,要算上时钟在驱动芯片内时延。) X7 j: Y4 X- P( P D5 n) w
36、如果用单独的时钟信号板,一般采用什么样的接口,来保证时钟信号的传输受到的影响小?9 s9 I( m( j! T
时钟信号越短,传输线效应越小。采用单独的时钟信号板,会增加信号布线长度。而且单板的接地供电也是问题。如果要长距离传输,建议采用差分信号。LVDS信号可以满足驱动能力要求,不过您的时钟不是太快,没有必要。
3 q# V9 d3 v: P; V+ n2 L7 q7 l37、27M,SDRAM时钟线(80M-90M),这些时钟线二三次谐波刚好在VHF波段,从接收端高频窜入后干扰很大。除了缩短线长以外,还有那些好办法?
: K# `, m7 X. Q9 j: ^2 o) U如果是三次谐波大,二次谐波小,可能因为信号占空比为50%,因为这种情况下,信号没有偶次谐波。这时需要修改一下信号占空比。5 u9 E$ l( R* K' f7 V Q/ T
此外,对于如果是单向的时钟信号,一般采用源端串联匹配。这样可以抑制二次反射,但不会影响时钟沿速率。源端匹配值,可以采用下图公式得到。6 H4 a6 ^5 F; K6 u: i, ^$ T
( J8 s. Q0 y# ^2 G- z
* q6 \4 o3 v, E' [6 x: S6 o) O38、什么是走线的拓扑架构?2 j2 w+ A/ }! R* P- L8 J! C
Topology,有的也叫routing order.对于多端口连接的网络的布线次序。8 j4 S% E0 \( q; A/ a- N
39、怎样调整走线的拓扑架构来提高信号的完整性?: b2 ?# |5 c! s3 |! m) o
这种网络信号方向比较复杂,因为对单向,双向信号,不同电平种类信号,拓朴影响都不一样,很难说哪种拓朴对信号质量有利。而且作前仿真时,采用何种拓朴对工程师要求很高,要求对电路原理,信号类型,甚至布线难度等都要了解。3 y# g% q6 X) m/ s q
40、怎样通过安排迭层来减少EMI问题?5 p; q9 k& s* U: E" {) `; g) K9 s
首先,EMI要从系统考虑,单凭PCB无法解决问题。) @ W! y1 y1 h6 _& C# ]# u
层叠对EMI来讲,我认为主要是提供信号最短回流路径,减小耦合面积,抑制差模干扰。另外地层与电源层紧耦合,适当比电源层外延,对抑制共模干扰有好处。
; J8 j x( V4 J41、为何要铺铜?# ?% W7 |- T3 l* C1 ~. b' [
一般铺铜有几个方面原因。) z+ C$ L0 i. e( y' g8 B0 H: P0 `, z
1,EMC.对于大面积的地或电源铺铜,会起到屏蔽作用,有些特殊地,如PGND起到防护作用。4 K6 ?7 n# M2 e3 ^
2,PCB工艺要求。一般为了保证电镀效果,或者层压不变形,对于布线较少的PCB板层铺铜。
3 V" ^/ i1 K0 K3 c! u& j* r; q* a3,信号完整性要求,给高频数字信号一个完整的回流路径,并减少直流网络的布线。当然还有散热,特殊器件安装要求铺铜等等原因。
6 r2 i5 \0 S( @" n42、在一个系统中,包含了DSP和pld,请问布线时要注意哪些问题呢?7 A; e B5 d' E2 S0 g \6 ~& d
看你的信号速率和布线长度的比值。如果信号在传输线上的时延和信号变化沿时间可比的话,就要考虑信号完整性问题。另外对于多个DSP,时钟,数据信号走线拓普也会影响信号质量和时序,需要关注。
7 _$ {) H4 ?' _43、除protel工具布线外,还有其他好的工具吗?) c, V) n- |8 j1 q; _
至于工具,除了PROTEL,还有很多布线工具,如MENTOR的WG2000,EN2000系列和powerpcb,Cadence的allegro,Zuken的cadstar,cr5000等,各有所长。
+ o6 |/ \6 `7 }" X9 }* G+ N44、什么是“信号回流路径”?' n% v/ B0 [$ s' D3 v. x, b$ d
信号回流路径,即return current。高速数字信号在传输时,信号的流向是从驱动器沿PCB传输线到负载,再由负载沿着地或电源通过最短路径返回驱动器端。这个在地或电源上的返回信号就称信号回流路径。Dr.Johson在他的书中解释,高频信号传输,实际上是对传输线与直流层之间包夹的介质电容充电的过程。SI分析的就是这个围场的电磁特性,以及他们之间的耦合。8 M/ `0 v y5 }8 E
45、如何对接插件进行SI分析?
: B b2 I* K' W. B5 N在IBIS3.2规范中,有关于接插件模型的描述。一般使用EBD模型。如果是特殊板,如背板,需要SPICE模型。也可以使用多板仿真软件(HYPERLYNX或IS_multiboard),建立多板系统时,输入接插件的分布参数,一般从接插件手册中得到。当然这种方式会不够精确,但只要在可接受范围内即可。" ~8 k2 N2 E. \. E3 t0 r
46、请问端接的方式有哪些?
, d' S3 U5 g5 k, G/ U% W% ^4 V2 W端接(terminal),也称匹配。一般按照匹配位置分有源端匹配和终端匹配。其中源端匹配一般为电阻串联匹配,终端匹配一般为并联匹配,方式比较多,有电阻上拉,电阻下拉,戴维南匹配,AC匹配,肖特基二极管匹配。; {6 C- Y% a3 c% x/ f6 E
47、采用端接(匹配)的方式是由什么因素决定的?
- ]7 u" h7 N; M) R* E匹配采用方式一般由BUFFER特性,拓普情况,电平种类和判决方式来决定,也要考虑信号占空比,系统功耗等。
; }: A+ X9 Y& D: {+ a' _, I48、采用端接(匹配)的方式有什么规则?! N- U( O( d t; m1 V, i5 q
数字电路最关键的是时序问题,加匹配的目的是改善信号质量,在判决时刻得到可以确定的信号。对于电平有效信号,在保证建立、保持时间的前提下,信号质量稳定;对延有效信号,在保证信号延单调性前提下,信号变化延速度满足要求。
1 h, W. I+ z, l; Q% m6 ?49、能否利用器件的IBIS模型对器件的逻辑功能进行仿真?如果不能,那么如何进行电路的板级和系统级仿真?5 @, b# ^, [+ X3 E: C
IBIS模型是行为级模型,不能用于功能仿真。功能仿真,需要用SPICE模型,或者其他结构级模型。
/ Y: H) k; P8 g9 X( [8 b50、在数字和模拟并存的系统中,有2种处理方法,一个是数字地和模拟地分开,比如在地层,数字地是独立地一块,模拟地独立一块,单点用铜皮或FB磁珠连接,而电源不分开;另一种是模拟电源和数字电源分开用FB连接,而地是统一地。这两种方法效果是否一样?3 G) w1 ?3 O. k9 _* p' i3 ~" W
应该说从原理上讲是一样的。因为电源和地对高频信号是等效的。. h1 d$ {8 H( f* ?0 g' x
区分模拟和数字部分的目的是为了抗干扰,主要是数字电路对模拟电路的干扰。但是,分割可能造成信号回流路径不完整,影响数字信号的信号质量,影响系统EMC质量。因此,无论分割哪个平面,要看这样作,信号回流路径是否被增大,回流信号对正常工作信号干扰有多大。 s& U# R: |# F& l1 X U
现在也有一些混合设计,不分电源和地,在布局时,按照数字部分、模拟部分分开布局布线,避免出现跨区信号。5 h+ y6 k( }: q5 I
51、安规问题:FCC、EMC的具体含义是什么?
% n% K* i" _6 z3 JFCC: federal communication commission 美国通信委员会# x4 w4 X: a. D8 L9 g
EMC: electro megnetic compatibility 电磁兼容 X! Y2 B. L @$ I+ n0 a
FCC是个标准组织,EMC是一个标准。标准颁布都有相应的原因,标准和测试方法。
0 y+ _" t @4 A* d+ l' y6 f52、何谓差分布线?
: o: i4 X6 n4 n+ f" L差分信号,有些也称差动信号,用两根完全一样,极性相反的信号传输一路数据,依靠两根信号电平差进行判决。为了保证两根信号完全一致,在布线时要保持并行,线宽、线间距保持不变。& ]5 @) y- Q$ O2 G9 `6 ?4 k4 Z+ ~
53、PCB仿真软件有哪些?8 R( ~, D& w( Z
仿真的种类很多,高速数字电路信号完整性分析仿真分析(SI)常用软件有icx,signalvision,hyperlynx,XTK,speectraquest等。有些也用Hspice。" H' t- u. q0 I" ^" x* q% ]2 H
54、PCB仿真软件是如何进行LAYOUT仿真的?
: K! K6 ?% T4 U9 B4 }8 X高速数字电路中,为了提高信号质量,降低布线难度,一般采用多层板,分配专门的电源层,地层。
' `- `( N8 M/ p r6 I4 K# E |5 w3 E55、在布局、布线中如何处理才能保证50M以上信号的稳定性! r6 w' d5 O% q8 P/ _3 P
高速数字信号布线,关键是减小传输线对信号质量的影响。因此,100M以上的高速信号布局时要求信号走线尽量短。: ?- G6 U8 X5 B3 o4 F! F* d: r
数字电路中,高速信号是用信号上升延时间来界定的。而且,不同种类的信号(如TTL,GTL,LVTTL),确保信号质量的方法不一样。+ |5 x A$ l7 Y; J& s/ A
56、室外单元的射频部分,中频部分,乃至对室外单元进行监控的低频电路部分往往采用部署在同一PCB上,请问对这样的PCB在材质上有何要求?如何防止射频,中频乃至低频电路互相之间的干扰?小班授课QQ11877292419 |. M) V9 T) k4 ^
混合电路设计是一个很大的问题。很难有一个完美的解决方案。* o( N; y. j- M2 Q
一般射频电路在系统中都作为一个独立的单板进行布局布线,甚至会有专门的屏蔽腔体。而且射频电路一般为单面或双面板,电路较为简单,所有这些都是为了减少对射频电路分布参数的影响,提高射频系统的一致性。相对于一般的FR4材质,射频电路板倾向与采用高Q值的基材,这种材料的介电常数比较小,传输线分布电容较小,阻抗高,信号传输时延小。# V6 M: t+ R4 H/ ~1 `
在混合电路设计中,虽然射频,数字电路做在同一块PCB上,但一般都分成射频电路区和数字电路区,分别布局布线。之间用接地过孔带和屏蔽盒屏蔽。, f7 x8 F4 H. I8 ?; ?. [/ @5 d0 _
57、对于射频部分,中频部分和低频电路部分部署在同一PCB上,mentor有什么解决方案?
* o9 n; X! g: m! X) F: U+ zMentor的板级系统设计软件,除了基本的电路设计功能外,还有专门的RF设计模块。在RF原理图设计模块中,提供参数化的器件模型,并且提供和EESOFT等射频电路分析仿真工具的双向接口;在RF LAYOUT模块中,提供专门用于射频电路布局布线的图案编辑功能,也有和EESOFT等射频电路分析仿真工具的双向接口,对于分析仿真后的结果可以反标回原理图和PCB。同时,利用Mentor软件的设计管理功能,可以方便的实现设计复用,设计派生,和协同设计。大大加速混合电路设计进程。, g+ h+ r+ d$ }8 k
手机板是典型的混合电路设计,很多大型手机设计制造商都利用Mentor加安杰伦的eesoft作为设计平台。
6 h: X0 S: H/ s3 }' B) \58、mentor的产品结构如何?+ u/ @. _ k7 I: n6 i
Mentor Graphics的PCB工具有WG(原veribest)系列和Enterprise(boardstation)系列。* ]" x7 ]6 E9 e/ g% Z/ r# W# B' Y
59、Mentor的PCB设计软件对BGA、PGA、COB等封装是如何支持的?0 o- k& L9 D Z2 K4 s8 I
Mentor的autoactive RE由收购得来的veribest发展而来,是业界第一个无网格,任意角度布线器。
$ Q2 m) v( W/ C$ X* b9 e% Y1 x1 s众所周知,对于球栅阵列,COB器件,无网格,任意角度布线器是解决布通率的关键。
1 g+ @7 w Z- G4 a在最新的autoactive RE中,新增添了推挤过孔,铜箔,REROUTE等功能,使它应用更方便。另外,他支持高速布线,包括有时延要求信号布线和差分对布线。' X |, s$ {1 P0 i' Z
60、Mentor的PCB设计软件对差分线队的处理又如何?6 f! b$ u. W& k, z& p" Y
Mentor软件在定义好差分对属性后,两根差分对可以一起走线,严格保证差分对线宽,间距和长度差,遇到障碍可以自动分开,在换层时可以选择过孔方式。# w& {6 d) h8 s. r, K$ c1 s
61、在一块12层PCb板上,有三个电源层2.2v,3.3v,5v,将三个电源各作在一层,地线该如何处理?
4 d. N* X) t! G" M' I一般说来,三个电源分别做在三层,对信号质量比较好。因为不大可能出现信号跨平面层分割现象。跨分割是影响信号质量很关键的一个因素,而仿真软件一般都忽略了它。5 R8 T9 k( o9 i, U2 q( ~5 h
对于电源层和地层,对高频信号来说都是等效的。在实际中,除了考虑信号质量外,电源平面耦合(利用相邻地平面降低电源平面交流阻抗),层叠对称,都是需要考虑的因素。- q' L# J* P' Q* p/ e
62、PCB在出厂时如何检查是否达到了设计工艺要求?0 W& C& y' J x# N
很多PCB厂家在PCB加工完成出厂前,都要经过加电的网络通断测试,以确保所有联线正确。同时,越来越多的厂家也采用x光测试,检查蚀刻或层压时的一些故障。. t8 R5 d& a. h; U) w7 r
对于贴片加工后的成品板,一般采用ICT测试检查,这需要在PCB设计时添加ICT测试点。如果出现问题,也可以通过一种特殊的X光检查设备排除是否加工原因造成故障。
3 N" f' N; b& W9 H1 _63、“机构的防护”是不是机壳的防护?
, E) W0 A% Q/ p1 x是的。机壳要尽量严密,少用或不用导电材料,尽可能接地。 " s4 a a9 v* V# H
64、在芯片选择的时候是否也需要考虑芯片本身的ESD问题? 2 E: Y- d! d# x( L
不论是双层板还是多层板,都应尽量增大地的面积。在选择芯片时要考虑芯片本身的ESD特性,这些在芯片说明中一般都有提到,而且即使不同厂家的同一种芯片性能也会有所不同。设计时多加注意,考虑的全面一点,做出电路板的性能也会得到一定的保证。但ESD的问题仍然可能出现,因此机构的防护对ESD的防护也是相当重要的。$ F. T- b) j$ N9 o6 X1 y6 I. F7 f
65、在做pcb板的时候,为了减小干扰,地线是否应该构成闭和形式?
% o) b) c0 o( v在做PCB板的时候,一般来讲都要减小回路面积,以便减少干扰,布地线的时候,也不 应布成闭合形式,而是布成树枝状较好,还有就是要尽可能增大地的面积。
* x/ _% s/ e% h) |1 s* X. j66、如果仿真器用一个电源,pcb板用一个电源,这两个电源的地是否应该连在一起?
' O" J% @$ _; x如果可以采用分离电源当然较好,因为如此电源间不易产生干扰,但大部分设备是有具体要求的。既然仿真器和PCB板用的是两个电源,按我的想法是不该将其共地的。
# J/ ` _# ]) J* w67、一个电路由几块pcb板构成,他们是否应该共地?0 _. k# O7 |) |% r. [% M' G
一个电路由几块PCB构成,多半是要求共地的,因为在一个电路中用几个电源毕竟是不太实际的。但如果你有具体的条件,可以用不同电源当然干扰会小些。
' F& r4 U: U- R$ n# d! O4 S68、设计一个手持产品,带LCD,外壳为金属。测试ESD时,无法通过ICE-1000-4-2的测试,CONTACT只能通过1100V,AIR可以通过6000V。ESD耦合测试时,水平只能可以通过3000V,垂直可以通过4000V测试。CPU主频为33MHZ。有什么方法可以通过ESD测试?3 K$ E* [' i Q- P7 M
手持产品又是金属外壳,ESD的问题一定比较明显,LCD也恐怕会出现较多的不良现象。如果没办法改变现有的金属材质,则建议在机构内部加上防电材料,加强PCB的地,同时想办法让LCD接地。当然,如何操作要看具体情况。
8 B$ `) c k' H3 U69、设计一个含有DSP,PLD的系统,该从那些方面考虑ESD?
! Z% e" D$ P- R" y就一般的系统来讲,主要应考虑人体直接接触的部分,在电路上以及机构上进行适当的保护。至于ESD会对系统造成多大的影响,那还要依不同情况而定。干燥的环境下,ESD现象会比较严重,较敏感精细的系统,ESD的影响也会相对严重。 |
|