#技术风云榜#调试漏电一点LL

bestdesign

各位在调试中，漏电流是最头疼的之一，要每路电压，每个端口的排查，不小心漏掉了，又无从下手。如下是对于之前电路的一个小小的LL：希望对大家有帮助，如果大家愿意，可以在此贴总结一下所有可能漏电的情况：
/ E+ Z& I' s6 ^$ k7 w; o1，I2C端口上拉漏电：
       这个漏电是SOC与外设相连的I2C网络同时有内部上拉和外部上拉，并且两个上拉电源不同导致的。漏电路径见下图红色箭头。
! s1 c# u0 O5 G& V8 X& x
) v' n! m* R9 C% n
! w& R  l7 U% R: B  E$ M  解决方案有两个：
          a，只使用SOC外部上拉；
          b，只使用内部上拉。如果外设IC的引脚有对电源的二极管，还需要注意上电时序，先给外设IC供电，再使能内部上拉电阻。


- h( x4 [; j% F' u+ N2 u

fantasyqqq

学习了，谢谢你

鹿凉人

学习了学习了

bestdesign

2,逻辑门用作电平转换IC导致漏电,带三态输出的单路缓冲器1G125作为PWRKEY的电平转换IC，把3.3V电平转换为4V电平。由右下图可知，1G125输出Y引脚有对VDD二极管（见左下图），当外加电压大于VDD时，会产生反向电流（见绿色路径，小于50mA不会损坏器件）。当反向电流大于3V3网络耗电时，3V3网络将由反向电流供电（而不是3V3电源），3V3电压会被抬高并损坏网络上的器件。

bestdesign

2,逻辑门用作电平转换IC导致漏电
3 Z0 r/ M0 R2 X# g% d9 V/ ?. g   以后设计应该使用开漏输出的缓冲器，比如1G07。由下图可知，输出Y引脚没有对VDD二极管（只有对VSS二极管）。所以不会产生反向电流。