为啥这个电路设计的运放输出不对！！

tend · 发表于 2020-11-18 13:38

您需要登录才可以下载或查看，没有帐号？注册

x

1.给定V1一个定值：0.5V，v2的值是可调的。
2.0.5V＜V2＜1V（大概是这个值，可能上下有点出入）的时候，OUT输出是我理想的输出值。
问题：当V2＞1V的时候，out输出值总是接近2.75V,我就不太懂为什么了？

ounce · 发表于 2020-11-18 15:41

当V2到达1V后，上面的运放已经输出0V了，已经不能再低了，这个时候，下面这个运放应该也不能再线性增大了吧

zyl0504 · 发表于 2020-11-18 14:32

你这是要设计一个仪表放大器吗？要是仪表放大器就有问题，U3C应该是同相放大才对

plug · 发表于 2020-11-18 15:28

VCC是多少电压的

zyl0504 · 发表于 2020-11-18 18:29

U3C是一个正反馈

houmanye · 发表于 2020-11-18 22:04

V2到达1V后，1脚电压就是0了，继续升高V2，1脚电压降不下去了，芯片内部啥情况就搞不明白了

quenjay · 发表于 2020-11-19 20:43

第一级差动放大接错了。两个﹢接一起

帐号		自动登录	找回密码
密码			注册

推荐内容 /1