CPU扇出细线阻抗偏小还是偏大？

恰巧你在邻桌笑

走线在细线这部分阻抗大还是小呢？走出细线，线变粗之后阻抗是否变大？

超級狗

請參考！


) p& ]8 t8 J! v4 E. F$ ]) {

modengxian111

我就知道线宽间距不够，阻抗匹配有问题

myiccdream

差分走线 。是受线宽 线距 2个影响，你线细，线距也变了哦。 只要你计算好。 阻抗应该都可以在范围内

恰巧你在邻桌笑

那是不是线变小了，阻抗会大一点呢？还是说小一点？

jccj_wan

$ C" Y9 s  j0 W$ w+ c: w8 Y7 Q6 C

恰巧你在邻桌笑 发表于 2020-11-20 17:06
那是不是线变小了，阻抗会大一点呢？还是说小一点？

( k7 s" t2 q* |/ f  |, H个人认为BGA里面主要考虑的还是差分线怎么在满足生产工艺的基础上保持最好的差分走线的方式拉出来，这部分就不要过于计较阻抗完全能匹配上了。

恰巧你在邻桌笑

谢谢大家啦~我不懂如何每个人回复????

topwon

影响PCB阻抗的因素比较多，建议下载一个SI9000工具来计算一下就清楚了。你这图看起来是差分信号线，同层没有参考地，信号线下方的相邻层应该有参考地，可以选择“Edge-Coupled Coated Microstrip 1B”这个模型

Larson

只从规律上讲，线变细，阻抗增大；间距变小，阻抗减小。具体你用si9000计算一下可以得到规律。简单来说离介质越近阻抗越小。

恰巧你在邻桌笑

Larson 发表于 2020-11-24 10:54
只从规律上讲，线变细，阻抗增大；间距变小，阻抗减小。具体你用si9000计算一下可以得到规律。简单来说离介 ...

感谢，谢谢啦~

lee453945

线变细，阻抗增大；间距变小，阻抗减小。差分间距越大，阻抗越大；间距越小，阻抗越小。你bga中走不出来所以才这样操作，都是可以计算出来的。

飞熊在天0311

看看微带线模型或者用SI9000就知道线变细是阻抗增大的。BGA扇出部分的线考虑的首先要满足工艺，然后是间距，然后是阻抗。intel文档里有介绍，此时的串扰比反射影响更大。