放在背面好还是正面好呢？根据什么来决策呢？

fuxiaohua

6 O& Y& M, ?; v- F
- @! O& ~2 K! S* t8 o) C针对一个具体的PCB板设计来说，芯片在TOP层，那么，去耦合电容放置在TOP层还还是BOT层好，考量的依据是什么呢？
1 M: T) o2 e" Q" s1 Y

job_chen

看一下 信号完整性与电源完整性分析 电源分配网络章节

fuxiaohua

job_chen 发表于 2020-11-22 22:46
看一下 信号完整性与电源完整性分析 电源分配网络章节

感谢您的参与与讨论！！！于此同时，我还是想问：是否还有更简单的方式呢？

暗黑中的火光

单面板放正面，

fuxiaohua

暗黑中的火光 发表于 2020-11-23 10:30
单面板放正面，

/ q6 G) G( S& e6 m4 {( Afile:///C:\Users\FUXIAO~1\AppData\Local\Temp\SGPicFaceTpBq\14000\03A2DCB8.jpg

张志强

放正面的效果是最好的，放背面也不赖，但是背面的话放置和打孔要靠近引脚，只要放置的够近，走线先过电容在进引脚，正面背面没有很大的影响

fuxiaohua

张志强 发表于 2020-11-23 11:24
: }( ^; H8 [0 j7 D, Z8 H' ]# g放正面的效果是最好的，放背面也不赖，但是背面的话放置和打孔要靠近引脚，只要放置的够近，走线先过电容在 ...

真地是这样吗？ 我看未必，还是有前提的，至于影响的大小，需要与需求有关系啦。
( ?$ i9 q( b% L3 N: A, G; ~期待后续的分析再来看看其差异吧
0 p! H$ k2 I/ E. `2 ^3 ~1 d

startostar

1.先经过 2。尽量靠近 3.回路最小 4.磁通互抵

张志强

多去看看跟 PI 相关的资料你就知道了，电容去偶是有半径的，只要不是很随意的摆放，放的离管脚很远，基本上没有多大的影响，你可以多去看看最经典的高速布线: DDR的例子，十个人有一半放顶层，一半放底层，放在顶层比底层的好处就是不用打孔，少了过孔带来的影响。
0 A( Q: t' f/ Y' s
3 t5 W1 |& q2 {8 ]- j# A  y/ S


2 x) s& r" }- s- }- M% x' Y6 n

  |! [) K2 b/ {/ ]
6 A; [; s  {* i4 ]; y* X
多去看看跟 PI 相关的资料你就知道了，电容去偶是有半径的，只要不是很随意的摆放，放的离管脚很远，基本上没有多大的影响，你可以多去看看最经典的高速布线: DDR的例子，十个人有一半放顶层，一半放底层，放在顶层比底层的好处就是不用打孔，少了过孔带来的影响。

fuxiaohua

张志强 发表于 2020-11-23 12:31
. `+ A7 E0 h0 c  P1 Z+ Q( W2 F多去看看跟 PI 相关的资料你就知道了，电容去偶是有半径的，只要不是很随意的摆放，放的离管脚很远，基本上 ...

7 S0 G, b, j5 J8 f$ i7 F% x多去看看跟 PI 相关的资料你就知道了，电容去偶是有半径的（是的，不同电容有效滤波范围的半径不同），只要不是很随意的摆放（认同，因此有放置正面或者背面的说法），放的离管脚很远，基本上没有多大的影响（EMC对于噪声的容忍与PI对于噪声的容忍是不一样的，前者都是微V或A级别，而后者在毫V或A），你可以多去看看最经典的高速布线: DDR的例子，十个人有一半放顶层，一半放底层，放在顶层比底层的好处就是不用打孔，少了过孔带来的影响。(假如是BGA封装的呢？我想打孔有些时候是必然的也是必须的）
' J* B* C" I4 i1 ]因此，在有了放置正面或者背面是需要根据具体情况具体分析，但总得原则一定是如何在PCB制造工艺应许的前提下，实现环路最小化设计、磁通抵消设计的原则来考虑。
. x8 [: k- _( G
( B0 X: D3 W! c* f/ i
+ c/ @/ f. @/ \* }! v( N9 D( r  h

4 P& e* n# O/ I) `) X+ k6 W

浮世之绘

个人理解电容放背面，则需要通过过孔后到电容进行滤波，多了过孔长度，所以不如放在正面，路径更短。不知道这样理解是否正确