找回密码
 注册
关于网站域名变更的通知
查看: 430|回复: 1
打印 上一主题 下一主题

锂电池及锂聚合物电池保护电路的设计方案

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2020-12-21 13:53 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
锂电池及锂聚合物电池保护电路的设计方案
6 y9 N% `: O' u


/ U/ }. y" c1 {4 {

4 A; n0 a% d2 ~; `  i1 引言
) U" R+ Y) Q5 c$ J/ x

' t: u3 l$ H. J锂电池产品在充放电过程中的过充电、过放电、放电过电流及其它异常状态(例如负载短路),将会导致内部发热,可能引起电池或其它器件的损害,严重影响到电池使用的安全性。因此,锂电池产品保护电路的设计应用必不可少。本文基于标准CMOS工艺,设计了一种全功能电池保护电路。通过过放电检测输出端、过充电检测输出端的CMOS输出电平控制外接的两个N沟道场效应开关晶体管的关断,从而达到对电池实施保护的目的。具有高检测电压精度、低功耗、可靠性高等优点,可广泛用于移动电话、笔记本电脑、PDA、MP3等产品中。
* ?* X: ?1 [& }+ [
& x  U( R" D3 |7 a* _, A& I; o2 电池保护电路原理分析- A: D, b7 ^! @! Y5 y

: D, B6 X, V; k3 H* ?本论文所设计的电池保护电路应用示意图如图1所示。实线框内为电池保护电路的系统结构图,框外为外围器件连接示意图。
' [2 c6 W/ M6 ?; B) g; ?- M8 {
& Q. k, b  I! c% y4 v' C图1中,DOUT为过放电检测的CMOS输出,COUT为过充电检测的CMOS输出,VDD为电池电压输入,VSS为芯片接地引脚,DS为响应延迟时间缩短控制输入端,V-为放电过流检测端。' o# {- y' g' E/ K$ Q. E1 l! [

" n2 w9 k+ N0 H- s/ y' D% [3 d在充电时,若电池电压高于过充电检测电压并保持相应的延迟时间,COUT端由高电位变为低电位,充电控制MOS管MC关断,芯片进入过充电保护状态,停止充电。
+ w" ?3 w$ Q- T& E& L9 X, I* i  i" H* q
在放电时,若电池电压低于过放电检测电压并保持相应的延迟时间,DOUT端由高电位变为低电位,放电控制MOS管MD关断,芯片进入过放电保护模式,停止放电。

; r( G! A6 e4 q  z
* m% x/ ]) A$ r6 z
图1 锂离子/锂聚合物电池保护电路芯片应用电路图以及内部系统结构框图
4 R' e7 }+ C4 l7 L- S- n

在放电时,芯片同时监控V-端电压。当因电流过大引起V-端电压高于放电过电流检测电压,而低于短路检测电压时,芯片进入放电过电流保护状态;当V-端电压高于短路检测电压时,芯片进入短路保护状态。此时,DOUT端输出由高电位变为低电位,关断MD防止电路中通过强电流。/ F% v1 ]: g$ J7 U1 g
/ ^- e, n' |* k7 `% e# _( E
图1中,R1和C1起到对外接充电器或与其并联的二次电池的电压波动进行平滑滤波抑制的作用。而电阻R1、R2为当对电池反向充电或充电器充电电压超过芯片绝对极限额定充电电压值时的限流电阻。" ?( o: a* A1 l' u% k  l

  Z& b  G+ x' N. G该系统中主要包括过充电检测电路(VD1)、过放电检测电路(VD2)、放电过电流检测电路(VD3)和短路检测电路、电平转换电路、基准电路、振荡电路以及偏置电路等。, M* w# `$ ^; O
- v. }+ b( C4 \" [. q
3 电路设计
( b, H/ M. R6 O, H9 t

* R2 s  b  x! T+ F+ R: \! v由于保护电路依靠电池来供应其电源电压,为了不影响电池的待机时间,应尽可能设计低电源电压、低功耗的电池保护电路。
" o# s$ i: C& l3 l# X3.1 检测电路设计: r+ u9 y0 a- p: \* Y" }/ A0 k' k6 o* I
由于检测电路VD1、VD2、VD3原理类似,在此以过放电检测电路(VD2)设计为例进行分析。为了满足整个芯片功耗小的要求,可设计该电路处于亚阈值工作状态,有效降低其工作电流及电压。


3 X4 }& P& |6 Q' S% w/ n/ m7 O
/ t8 D; D6 g$ u/ ~1 R
图2 过放电检测电路
0 A6 T0 l) F/ {% i. b: M$ |

过放电检测电路(VD2)可利用一个二级开环比较器来实现,如图2所示。在设计中应采用差分输入并尽可能地提高增益,以满足精度要求。该电路中,第一级是由MN1,MN2,MP1,MP2,MN3,MN4组成的差分放大器。第二级是由MP5,MN5组成的单级放大器。前级放大器放大输入的差模信号,后一级将前级的输出进一步放大,以达到数字信号的输出电平。该比较器电路的直流增益为:
  ^! O) t/ t5 {2 A, v( x

) l" ~4 d: o( c  d4 E' V: h5 @

: a! w) k! h. C) X0 {9 m
同时,还必须考虑诸如传输时延、输出电压摆率、输入共模范围等性能。鉴于大的偏置电流和小的电容可使摆率得到改善,缩短延迟时间,因此可通过加大偏置电流而达到高速。但是,一般而言,高速比较器也会有较高的功耗。因此在设计时必须在功耗与速度之间进行折衷。相对于处于饱和区的比较器而言,工作在亚阈值区的比较器的延迟时间显着增长,这主要是由于工作在亚阈值区的偏置电流较小,电容充放电需要更长的时间,从而使得延迟时间变长。该比较器具有与差动放大器类似的ICMR(输入共模范围),其最低输入电压应小于过放电检测基准电压。
- ~5 l- ]4 E8 j$ L8 d% w

! H8 F, Q# u. d8 `8 Y! Z
3.2 偏置电路设计

$ F$ k# g# }1 }2 w
偏置电路用于为检测电路提供稳定、高精度的基准电压,从而检测过充电、过放电、放电过电流等状态。本论文中设计了一种低功耗基准电路,示于图3。

& V1 Y1 _& [7 m8 b% b

" i" A4 Q) D1 b" I, S% D8 S
( y4 M4 l  K5 g% S- Z. `4 J* I
图3 低功耗基准电路
& }6 l! j; s6 L. D

基于耗尽型NMOS管阈值电压为负值,在VGS=0时也处于工作状态,该特性可有效降低其工作电压及功耗。因而,该基准电路中利用串联的耗尽型NMOS管MN1-MN4、串联的增强型NMOS管MN5-MN9、MN11-MN12和电阻R1、R2构成基于VGS的基准电压电路,该基准电路的输出为检测比较器反相端的基准电压信号VREF。

2 s0 [$ p* d7 [7 Y5 F, p

6 x6 {5 `* j- G/ R/ G' i! n
/ t7 X; h' p3 p- v, F6 S* W
由于本电路中耗尽管阈值电压为负值,且栅源电压恒为0,故耗尽型管始终工作在饱和区。且其电流值恒定为:

; Y+ }, w' a0 t, d. `
$ S8 d! m+ `: {' \7 [) b: q

' R" u+ l6 o" P! H, P1 d
同时为满足该电路低功耗的要求,应尽可能使电路中增强性管工作在亚阈值区。如图3所示,基于衬偏效应和源极电位的升高,MN5管工作于亚阈值区。

% Q# N/ d) t) H) q0 f& {; N) |

+ K9 @7 x3 m, @$ f
, ]8 r5 j$ Y8 v* G/ i: p
- _5 W  A; C$ H& _" x, ^4 D) W
即对于增强型NMOS管,VTH随温度升高而下降,而对于耗尽型NMOS管,VTH为负值,其绝对值随温度升高而上升。由此推得,当选取合适的参数时,本电路的温度漂移可以控制在较小范围内。
0 f: ~5 a4 S1 O/ C+ l* d$ |

$ h3 T) _* q) i8 B2 t/ E7 J0 @
3.3 其余部分设计
$ G+ y, ~( D* o! Y  c
3.3.1 延时电路

* ~4 F7 f( I$ A" W. c3 l
为了防止干扰信号使保护电路产生误操作,系统针对不同的异常状态,设置了相应的延迟时间。
) `. l3 T3 T2 l
9 V: X% p- \$ C1 n1 r
该延迟时间是由振荡电路以及计数器共同实现。

; g- U2 L- q3 A
! H, A' I" p5 P' D
振荡电路采用三级环形振荡器结构,其每一级由一个反相器和一个电容构成,该振荡电路正常工作时,向计数器输出振荡方波,不工作时输出高电平。
7 k  \1 B' F6 T8 S

; i  u7 G- u. @; N. i" {8 s
计数器由D触发器级联而成。

. f" @* q+ a& n" i. \. D3 ~

) P- [( _: [( G7 P
3.3.2 电平转换电路

* D" U& i- ]; y' Z
同时,为了保证充电控制管MC在过充电状态下有效关断,利用电平转换电路使输出COUT端为逻辑电路输出信号的四级反相,从而使COUT端低电平由VSS降至V-。

, z1 F2 w% [2 j- i) E
3.3.3 待机状态

$ [- ~' n9 B* _8 [6 |9 K- B
芯片中的部分电路设有使能端,为逻辑电路输出。当保护电路进入过放电保护状态后,该使能端由高电位变为低电位,关闭相应电路,芯片进入待机状态,从而大大降低消耗电流,减小功耗。
4 Z% L+ ^; J) G& f; {6 j


0 ?* p+ V2 _- N# K5 j8 q' X% F

- y$ w" c3 K  {, t1 N: d
图4 过充电保护及复原波形图

1 j, Z4 Z) l/ E: @; N7 w! K# x9 C

4 仿真结果及分析: }" n! R8 Q# ^" Q4 m& K2 J( Y" F

" z- H% S# t- {, V1 n7 [本芯片采用0.6μm的标准CMOS工艺。使用49级HSPICE模型进行仿真。图4为过充电保护及复原波形图,图5为过放电保护及复原波形图。( H& U4 D; F. m5 h/ u
4 U3 g- l$ P3 p8 P' ^7 r/ Y7 [' b' \
正常工作时,该芯片的消耗电流为2.11μA,而处于待机状态时的消耗电流仅为0.03μA。过充电过放电的电压检测精度约为25mV。

  X, a  N3 |$ T' M+ o" i
& u) ~( u) w9 t+ g# z* i, q
图5 过放电保护及复原波形图

) p+ ~2 S. F/ b

5 结论+ y$ R4 h& |' y% |
# i* \6 n( d5 I
本文基于全功能电池保护电路原理,针对过放电、过充电、放电过电流、负载短路等异常状态设置了相应的保护机制。为满足低功耗要求,设计了基于亚阈值区的基准电路及比较器,并设置了待机状态。经仿真验证,本芯片满足功能、性能设计要求,已经流片成功。

2 J- @* ?" t! Q5 N) u( |

该用户从未签到

2#
发表于 2020-12-21 15:22 | 只看该作者
锂电池产品在充放电过程中的过充电、过放电、放电过电流及其它异常状态(例如负载短路),将会导致内部发热,可能引起电池或其它器件的损害,严重影响到电池使用的安全性。因此,锂电池产品保护电路的设计应用必不可少。本文基于标准CMOS工艺,设计了一种全功能电池保护电路。通过过放电检测输出端、过充电检测输出端的CMOS输出电平控制外接的两个N沟道场效应开关晶体管的关断,从而达到对电池实施保护的目的。具有高检测电压精度、低功耗、可靠性高等优点,可广泛用于移动电话、笔记本电脑、PDA、MP3等产品中。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-20 17:36 , Processed in 0.125000 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表