|
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 rongunac 于 2021-1-14 18:46 编辑
6 c+ e* O4 h! `$ z! X) B, u+ e8 x5 d" y5 c4 W( e4 c) l5 K2 f9 e
5 i& @5 }" R. h
insert_redundant_vias 把timing带坏,请教大神,这个如何处理?非常感谢!
. R# y- J* C! w: _- K! k
) N, d1 g) R. b8 i. C8 q目前想到的解决办法,把effort降低为low。
! G* d6 Z- j3 }3 l; E6 f
+ c9 [' Z0 f" P- P5 N/ ~- F. R定义热dundant via 的rule,没搞懂,它的lect上写的优先级VB>VG>V。VB和VG指的什么via呢?
- D: S. V0 x; k/ S: c, b" j
- e% `3 F6 j" \2 k& v, K还有加上double via后ICC中和PT的结果有很大的一个误差,如何让他们的结果统一一下呢? |
-
3.png
(35.86 KB, 下载次数: 4)
-
2.png
(52.55 KB, 下载次数: 5)
-
1.png
(151.47 KB, 下载次数: 4)
|