TA的每日心情 | 奋斗
2020-9-8 15:12 |
|---|
签到天数: 2 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
ESD(Electro-Static discharge)，即静电释放。静电是自然现象，其特点是长时间积聚、高电压、低电量、小电流和作用时间短等。人体接触、物体摩擦、电器间的感应等，都会产生静电，电子产品基本上都处于ESD的环境之中。ESD一般不会直接损坏电子产品，但却会对其造成干扰，会导致设备锁死、信号干扰、数据丢失等。故此，电子产品必须做好抗ESD，PCB作为电子产品的基本器件，也不可忽视。
" H5 Z; N6 v+ S3 Y. H- W O8 I% d: a
1 I- C! G1 J0 ]0 ^! V+ L那么，PCB在设计、生产过程中，应该如何抗ESD呢？
}! f, L7 f. U0 |( {% I8 p% P) y# G" e- t- s* `) U( @
首先在电路设计上，应当减少环路面积。因为环路具有变化的磁通量，电流的幅度与环的面积成正比，环路越大，则磁通量越大，则就能感应出越强的电流。故环路面积越小，能够感应到的静电电流越小。
' O& C4 V, y2 J2 E v9 B& |
/ X$ B5 r4 b1 a& Z其次，尽量使用多层PCB，因为多面PCB的地平面、电源平面、信号线、地线的间距可以减小工模阻抗和感性耦合，从而减少ESD。7 i: |8 G& O2 I2 ^) m
, f5 L/ c4 V; h8 R
第三，尽量使用较短的信号线，因为长的信号线可以接收ESD脉冲能量。尽量把每个信号层紧靠着相应的电源层或地线层。如果元器件比较密集，可以使用内层线。4 t# v F- H- K3 {0 E
: q1 a, K9 ~0 [8 @$ I第四，如果PCB周围画出不加组焊层的走线，可以将走线连接至外壳，但不能构成一个封闭的环，以免形成环形天线而引入更大的麻烦。* @$ I1 E( q4 [! ]4 Z/ c' i9 Z/ {
]) g! L8 d" W4 e2 K0 ]
第五，可以采用有钳位二极管的CMOS器件或者TTL器件保护电路，有了钳位二极管的保护，在实际电路设计中减小了设计的复杂度。 |
|
/1 
发表于 2021-1-18 10:56
收藏
淘帖
支持！
反对！