找回密码
 注册
关于网站域名变更的通知
查看: 1295|回复: 8
打印 上一主题 下一主题

请教一个关于等长线的问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2011-3-29 15:38 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 summmmmm 于 2011-3-29 15:39 编辑 % i7 A# y+ z, y, ?
2 Z4 R, B3 f8 \! N1 Q
我在布DDR时碰到一个问题,ddr的布线需要等长布线,数据线现在采用VTT并联端接的方式。现在我从CPU到DDR器件的走线是等长线。
5 U' q* z1 L- K% q1 ^1 ^我想问一下,从信号线到电阻的走线也要等长吗?
& D# e' C. E8 d谁能给我解答一下,万分感激。
& i; b4 E0 B% g, {$ w

该用户从未签到

2#
发表于 2011-3-29 15:49 | 只看该作者
严格来说需要等长  误差越小越好

该用户从未签到

3#
发表于 2011-3-29 16:55 | 只看该作者
那一段就不需要做等长了

该用户从未签到

4#
发表于 2011-3-30 14:37 | 只看该作者
希望附件对你有帮助

DDR2 (Point-to-Point) Package Sizes and Layout Basics.pdf

495.14 KB, 下载次数: 42, 下载积分: 威望 -5

该用户从未签到

5#
发表于 2011-3-30 16:27 | 只看该作者
到上拉电阻的一段不需要算到总长度里面,但是要尽量保证上拉电阻到串联匹配电阻的这段要尽量短尽量等长,而且与数据线匹配电阻最好上下叠加放置。

该用户从未签到

6#
发表于 2011-3-30 21:25 | 只看该作者
学习下。。。
  • TA的每日心情
    开心
    2025-5-8 15:42
  • 签到天数: 155 天

    [LV.7]常住居民III

    7#
    发表于 2011-3-31 09:22 | 只看该作者
    不同的芯片要求不一样,

    该用户从未签到

    8#
    发表于 2011-3-31 09:36 | 只看该作者
    不需要等长
  • TA的每日心情
    开心
    2023-2-12 15:39
  • 签到天数: 1 天

    [LV.1]初来乍到

    9#
    发表于 2011-5-3 14:23 | 只看该作者
    十分感谢楼主
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-8 21:51 , Processed in 0.125000 second(s), 27 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表