找回密码
 注册
关于网站域名变更的通知
查看: 3244|回复: 1
打印 上一主题 下一主题

Allegro.cfg文件可以修改吗

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2011-4-1 14:33 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
[ComponentDefinitionProps]
' M! C0 A) B9 u! dALT_SYMBOLS=YES
1 b5 A0 a+ }4 V$ ~3 ]  SCLASS=YES2 W2 j3 F/ M6 M/ o% p0 y) Y
PART_NUMBER=YES) H* m1 A# L; O/ r" M, J& Q
TOL=YES
" t$ F+ G, C2 G8 D5 ?VALUE=YES7 `$ E8 h: ?# k  w
POWER_GROUP=YES2 e: Y4 i/ W  W& h  ~. @
SWAP_INFO=YES
. F  W4 f. f' a[ComponentInstanceProps]
  V: L4 I$ Y5 t* k1 aGROUP=YES
) L" U! w9 q! L; wROOM=YES
+ p. w! x, ]: z+ |' |. J! x" O0 WVOLTAGE=YES0 B- q. l. L- L4 R- e
9 W  S0 F! G- d# Y2 f8 r2 ^
[netprops]
) ^, u" F/ p1 Q# dASSIGN_TOPOLOGY=YES, C7 Y" }4 T- ^/ u+ t5 F' K" d
BUS_NAME=YES) f+ z% i5 H2 t) W2 q
CLOCK_NET=YES
2 ^; b& ]5 E0 f$ Z# `4 x* lDIFFERENTIAL_PAIR=YES
3 |6 F8 |/ @6 dDIFFP_2ND_LENGTH=YES+ {) l% p4 ]- `, p
DIFFP_LENGTH_TOL=YES
$ B" U  ~' }8 S' @+ eECL=YES6 n1 }+ ~5 H3 q% z" h* B
ECL_TEMP=YES" f7 h! [5 @8 y# ]# O
ELECTRICAL_CONSTRAINT_SET=YES2 T) D, v8 c' I, F" {* k
EMC_CRITICAL_NET=YES
& e1 Y7 u9 x  M" L1 B, l0 iIMPEDANCE_RULE=YES) k' L+ i+ g6 Z4 R- \
MATCHED_DELAY=YES
& V' P1 I% J7 \+ y5 Y2 G. KMAX_EXPOSED_LENGTH=YES  R0 D' [! N& N- X6 T
MAX_FINAL_SETTLE=YES: o6 y( ?1 Q3 X6 [+ ^/ k
MAX_OVERSHOOT=YES$ N9 E+ m4 X, K) q
MAX_VIA_COUNT=YES9 J# `' f6 P3 R( T4 g, _6 p& ?
MIN_BOND_LENGTH=YES
' f; E4 }! i6 p: B# _3 K7 MMIN_HOLD=YES3 g$ s% n8 ]* k6 ?; D' P7 J
MIN_LINE_WIDTH=YES  r  K. t( w' a4 ?/ f# X9 d
MIN_NECK_WIDTH=YES+ d0 z) Y" G' A. o
MIN_NOISE_MARGIN=YES; a2 i( T; h* L& r4 E: d* E
MIN_SETUP=YES/ W5 m- o# H0 r
NET_PHYSICAL_TYPE=YES
5 x% o! L6 h0 `% D5 ?% o/ sNET_SPACING_TYPE=YES( n! f9 d, T1 w/ C
NO_GLOSS=YES1 h7 L) P3 d( ^8 a6 j
NO_PIN_ESCAPE=YES
! T( M& `! w' C$ A0 r/ L) z* [NO_RAT=YES
- G% a' a7 U: y# Y# mNO_RIPUP=YES! k" S# v7 N" w+ r' D  d) j
NO_ROUTE=YES& I1 E# L8 x" v1 b
NO_TEST=YES$ _2 b2 q. Z9 G9 Z
PROBE_NUMBER=YES
7 D1 V# G' |. x% _/ E0 z( NPROPAGATION_DELAY=YES1 M- t  S) h9 S* z, q
RELATIVE_PROPAGATION_DELAY=YES
9 b, c  v: R3 |% C' U  E! oRATSNEST_SCHEDULE=YES1 D9 N1 Q( M  p& s7 D. `1 g: z
ROUTE_PRIORITY=YES) |4 k2 _2 l3 J+ \  V, Y: p
SHIELD_NET=YES. G3 c  A- ^/ \. \; r% D& m
SHIELD_TYPE=YES4 |* ~$ L1 W3 S/ E4 S4 q6 i
STUB_LENGTH=YES2 O& j# I- W+ A& w& S
SUBNET_NAME=YES7 {/ Q5 J- c$ c- t3 a
TS_ALLOWED=YES) n5 ~6 V* }8 M: F/ ]+ E% @- V# n' k
VOLTAGE=YES( F, x5 i: k+ I1 I
VOLTAGE_LAYER=YES* _* @& e  E6 {% G$ L
[functionprops]
, p' P2 `$ J* U4 K1 s/ d+ OGROUP=YES! h% j) y& H0 z) O. V7 X8 e- ^/ E
HARD_LOCATION=YES
; _- @3 [$ J0 m- `* H& YNO_SWAP_GATE=YES; d  U1 u& D: h. Y( {7 W+ f
NO_SWAP_GATE_EXT=YES' T' ^) n0 T  y: ?) K: [: A
NO_SWAP_PIN=YES' h4 O7 F+ P, J1 [. M! u
ROOM=YES
3 s. K) x) C5 x, U[pinprops]
( F/ C* R3 e8 E0 ~NO_DRC=YES, w9 `5 \$ p' \1 }
NO_PIN_ESCAPE=YES' E4 j- \: j& G9 C3 [# y4 K; S
NO_SHAPE_CONNECT=YES
; m& M* y3 k# k& k% V, _/ FNO_SWAP_PIN=YES8 z9 e4 _! c; W) t
PIN_ESCAPE=YES
- M0 l; k$ N" V3 \- a+ t
+ X( m1 n# f/ |+ r1 n4 ^5 x
; W) ]& T1 A0 e" ]. ?& {修改allegro.cfg文件可以屏蔽导出网络表:非法字符的报错吗
% A. q# p. {6 E7 k9 O* q; }5 k

该用户从未签到

2#
 楼主| 发表于 2011-4-1 14:49 | 只看该作者
针对非法字符问题,能否像处理相同device值一样,直接在环境变量中改,device  值ignore # D' ?: |8 K" A* H7 w& U9 X  T

. w2 q+ [8 M% n% R反过来看PADS对字符的要求就没有Cadence严格
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-10 22:20 , Processed in 0.125000 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表