高效低功耗低并行度 LDPC 编码方法

wozuishuai

摘 要：低密度奇偶校验码(LDPC)是最接近香农极限的纠错码之一，具有优良的性能且被国际通信标准组织广泛
$ _7 |  A: \& P8 Q2 F7 Y* Y/ K& R$ O采纳为信道编码。CCSDS 推荐使用 LDPC 码作为近地空间和深空探测的信道编码方案。该文提出高效，低功耗，
; `$ ]7 \' O# ~% l* a+ r1 g低并行度的 LDPC 编码方法。该方法通过采用插“0”和改变循环矩阵的结构实现了对 CCSDS 标准中推荐的校验
3 ]6 i1 F1 k& O7 _矩阵子矩阵大小为奇数的 LDPC 码的低并行度编码。通过分析编码过程，提出了只对输入信息中的“1”有效信息
位进行编码的方案，减少了编码中移位寄存器的移位次数，大幅度地降低了编码器功耗。文中采用 FPGA 实现了
' i2 j9 k1 K2 C" z(8176, 7154)78LDPC 码的编码器，结果显示在硬件开销略有增加的情况下，编码功耗大幅度下降，编码速率接近
低并行度编码方案。
关键词：差错控制编码；低并行度；低功耗；QC-LDPC；VLSI 设计
1 引言
3 P! `$ L/ k+ V0 R1962 年，MIT 的 GALLAGER 首次提出了低
+ Y/ w9 [( Q4 F8 L4 c  G: W密度奇偶校验码[1](LDPC 码)，但是受限于编译码算
法的复杂性和当时的集成电路制造水平，
GALLAGER 博士的发现没有引起人们的重视。直
; z  G! e* W* M. E( M+ P8 e/ o到 1993 年，法国学者 BERROU 等人[2]提出了具有
接近 Shannon 极限的 Turbo 码之后。剑桥大学的
7 @" S1 h) M! H+ xMACKAY 等 人 [3] 重新对 GALLAGER 提出的
; @3 L7 N0 h1 @1 x2 t7 v
+ A+ y9 h9 G7 H1 ^
) L, x5 g* t" F* a" T7 T- S


附件下载：

游客，如果您要查看本帖隐藏内容请回复

/ r2 q% o+ O& f2 y6 H& w# {3 ~

wuhoou

谢谢分享