找回密码
 注册
3月份电巢直播计划
查看: 143|回复: 4

PCB布线设计(二)

[复制链接]

该用户从未签到

发表于 2021-2-23 15:41 | 显示全部楼层 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x

1 ]5 u; y! t0 ?% o工程领域中的数字设计人员和数字电路板设计专家在不断增加,这反映了行业的发展趋势。尽管对数字设计的重视带来了电子产品的重大发展,但仍然存在,而且还会一直存在一部分与模拟或现实环境接口的电路设计。模拟和数字领域的布线策略有一些类似之处,但要获得更好的结果时,由于其布线策略不同,简单电路布线设计就不再是最优方案了。本文就旁路电容、电源、地线设计、电压误差和由PCB布线引起的电磁干扰(EMI)等几个方面,讨论模拟和数字布线的基本相似之处及差别。
$ h4 F# X! F. Z: _
( r  C, I5 P3 m6 ]* [+ g 0 v" _( S; V  j: `0 J& u
模拟和数字布线策略的相似之处 - z( u6 }9 c% w2 M" Y6 `
8 }. S" `7 [) Z9 ]+ Z2 D
5 w: k- Z+ Z( b$ n2 C
  旁路或去耦电容+ H7 A  m$ |* z) ^6 z; q! @1 Q

- A4 ^! s" g# t  o  在布线时,模拟器件和数字器件都需要这些类型的电容,都需要靠近其电源引脚连接一个电容,此电容值通常为0.1mF。系统供电电源侧需要另一类电容,通常此电容值大约为10mF。0 f# H: `8 F0 j  t; l9 ~0 E0 t
$ z& X' S' c7 `
  这些电容的位置如图1所示。电容取值范围为推荐值的1/10至10倍之间。但引脚须较短,且要尽量靠近器件(对于0.1mF电容)或供电电源(对于10mF电容)。! [" ^6 m" V: L) w8 A4 M
在电路板上加旁路或去耦电容,以及这些电容在板上的位置,对于数字和模拟设计来说都属于常识。但有趣的是,其原因却有所不同。在模拟布线设计中,旁路电容通常用于旁路电源上的高频信号,如果不加旁路电容,这些高频信号可能通过电源引脚进入敏感的模拟芯片。一般来说,这些高频信号的频率超出模拟器件抑制高频信号的能力。如果在模拟电路中不使用旁路电容的话,就可能在信号路径上引入噪声,更严重的情况甚至会引起振动。; o- m+ g$ q, i2 N

1 S  T7 v1 |1 P1 `  1.png * E, Z% M( f6 ~5 i+ z: \+ u7 r
' g) }3 f( m( Z: h8 T9 q  I
图1 在模拟和数字PCB设计中,旁路或去耦电容(1mF)应尽量靠近器件放置。供电电源去耦电容(10mF)应放置在电路板的电源线入口处。所有情况下,这些电容的引脚都应较短
6 `; h! t. i) g' L5 F( {5 z3 Y# j+ \: C. H! Z* b
  2.png " E, d+ G- D$ g$ N

$ ]! Y8 @1 t, e3 ?/ k: J/ i图2 在此电路板上,使用不同的路线来布电源线和地线,由于这种不恰当的配合,电路板的电子元器件和线路受电磁干扰的可能性比较大
4 J" s) K# W; Z4 |8 r! }4 y9 m+ b# {0 p" I
  3.png
; b. R/ Y  c  H. T; ^4 P7 s1 C' v
. _. r  w0 d! ~& |' e8 z% X图3 在此单面板中,到电路板上器件的电源线和地线彼此靠近。此电路板中电源线和地线的配合比图2中恰当。电路板中电子元器件和线路受电磁干扰(EMI)的可能性降低了679/12.8倍或约54倍
% j6 f# F& X5 Z; `+ @8 f( q; x+ v3 M5 K6 ]% |  t
 6 ^5 W+ w: W/ [/ ^' S

+ n6 c! s4 E/ c, z* A- d5 c( Z6 @  对于控制器和处理器这样的数字器件,同样需要去耦电容,但原因不同。这些电容的一个功能是用作“微型”电荷库。在数字电路中,执行门状态的切换通常需要很大的电流。由于开关时芯片上产生开关瞬态电流并流经电路板,有额外的“备用”电荷是有利的。如果执行开关动作时没有足够的电荷,会造成电源电压发生很大变化。电压变化太大,会导致数字信号电平进入不确定状态,并很可能引起数字器件中的状态机错误运行。流经电路板走线的开关电流将引起电压发生变化,电路板走线存在寄生电感,可采用如下公式计算电压的变化:V = LdI/dt
* S  q& W% k4 K- r4 ]5 W" m$ B2 M+ P& G' R' ~
  其中,V = 电压的变化;L = 电路板走线感抗;dI = 流经走线的电流变化;dt =电流变化的时间。
4 y- I' w5 g7 W, U
6 _- P' [0 k& z8 T* B  因此,基于多种原因,在供电电源处或有源器件的电源引脚处施加旁路(或去耦)电容是较好的做法。
. C6 M% a* D0 X- Y% ^
4 U! [6 n. Q; ]( ]. a6 A( z  电源线和地线要布在一起
& M/ _$ h0 h  r2 g% g
$ p) l( `; b/ d; K  电源线和地线的位置良好配合,可以降低电磁干扰的可能性。如果电源线和地线配合不当,会设计出系统环路,并很可能会产生噪声。电源线和地线配合不当的PCB设计示例如图2所示。! x' r2 L7 }6 C. }0 \/ Q

, \+ I6 V3 b( N$ e; t  此电路板上,设计出的环路面积为697cm2。采用图3所示的方法,电路板上或电路板外的辐射噪声在环路中感应电压的可能性可大为降低。: Q2 M( [" X, Y, V  P
/ S  Z8 k/ y  [- X' v7 B) G
 
! c  p, _+ E" W# g( M
7 Z$ o. |# x/ r$ ?模拟和数字领域布线策略的不同之处
4 X( @; j0 h" t! w; @" D# l; C, n* f) R
 ' T6 u5 m& h0 O  `0 G7 W
& P& x- h/ W! R" ^5 k
  地平面是个难题, q  ~- E% r- j
: [% S$ Q3 F4 y  o. _
  电路板布线的基本知识既适用于模拟电路,也适用于数字电路。一个基本的经验准则是使用不间断的地平面,这一常识降低了数字电路中的dI/dt(电流随时间的变化)效应,这一效应会改变地的电势并会使噪声进入模拟电路。数字和模拟电路的布线技巧基本相同,但有一点除外。对于模拟电路,还有另外一点需要注意,就是要将数字信号线和地平面中的回路尽量远离模拟电路。这一点可以通过如下做法来实现:将模拟地平面单独连接到系统地连接端,或者将模拟电路放置在电路板的最远端,也就是线路的末端。这样做是为了保持信号路径所受到的外部干扰最小。对于数字电路就不需要这样做,数字电路可容忍地平面上的大量噪声,而不会出现问题。
9 k8 z7 `2 [& d- ]0 L9 g: p
; D; |  `" _7 E  4.png ) P% ~! |/ B3 d$ d4 ?6 v& ^

1 n7 t# g; O/ C- }- c- v图4 (左)将数字开关动作和模拟电路隔离,将电路的数字和模拟部分分开。 (右) 要尽可能将高频和低频分开,高频元件要靠近电路板的接插件 2 b: V5 Z* r/ j, y9 N: V

/ i+ H/ d. c' N# P# B  5.png * V& H$ a; N0 _. w: I# K4 U- m
& ^3 m5 T# ^4 p/ `% d/ Z% E7 _- w
图5 在PCB上布两条靠近的走线,很容易形成寄生电容。由于这种电容的存在,在一条走线上的快速电压变化,可在另一条走线上产生电流信号
# z3 M7 T1 s- G! C
+ }# f5 X% I+ T+ n' O* B  6.png 4 A( m3 F0 T/ k/ H+ ?4 {. k

7 m: t# u( |: T& ]图6 如果不注意走线的放置,PCB中的走线可能产生线路感抗和互感。这种寄生电感对于包含数字开关电路的电路运行是非常有害的 7 R  `& ]; J; n# ^, T
5 S/ @; x5 f1 B) \0 v5 z
 
/ ^& o4 w/ q, T0 i" J% X  元件的位置
5 K' H" B. w3 K0 _" `2 V2 B2 e) v! i" U7 D. b# x: p8 P
  如上所述,在每个PCB设计中,电路的噪声部分和“安静”部分(非噪声部分)要分隔开。一般来说,数字电路“富含”噪声,而且对噪声不敏感(因为数字电路有较大的电压噪声容限);相反,模拟电路的电压噪声容限就小得多。两者之中,模拟电路对开关噪声最为敏感。在混合信号系统的布线中,这两种电路要分隔开,如图4所示。
# k  y, g3 G9 q9 _8 R3 _" q, H' S( L6 I
  PCB设计产生的寄生元件( ]2 ?: ?8 l% @4 ?: Q- [: m
. `: d& z6 O7 S. t1 k: U
  PCB设计中很容易形成可能产生问题的两种基本寄生元件:寄生电容和寄生电感。设计电路板时,放置两条彼此靠近的走线就会产生寄生电容。可以这样做:在不同的两层,将一条走线放置在另一条走线的上方;或者在同一层,将一条走线放置在另一条走线的旁边,如图5所示。在这两种走线配置中,一条走线上电压随时间的变化(dV/dt)可能在另一条走线上产生电流。如果另一条走线是高阻抗的,电场产生的电流将转化为电压。
6 L  ^- U$ e. K0 {( u1 M9 e/ x# `7 b; }0 Q: m  ^, H
  快速电压瞬变最常发生在模拟信号设计的数字侧。如果发生快速电压瞬变的走线靠近高阻抗模拟走线,这种误差将严重影响模拟电路的精度。在这种环境中,模拟电路有两个不利的方面:其噪声容限比数字电路低得多;高阻抗走线比较常见。5 ^( Z( v  ^9 J3 M

2 K' `4 a9 d+ z  采用下述两种技术之一可以减少这种现象。最常用的技术是根据电容的方程,改变走线之间的尺寸。要改变的最有效尺寸是两条走线之间的距离。应该注意,变量d在电容方程的分母中,d增加,容抗会降低。可改变的另一个变量是两条走线的长度。在这种情况下,长度L降低,两条走线之间的容抗也会降低。
. P# ~6 Z& Y& V# M% A) s
: U' b3 e1 Y$ x8 `1 F8 e  另一种技术是在这两条走线之间布地线。地线是低阻抗的,而且添加这样的另外一条走线将削弱产生干扰的电场,如图5所示。
' `+ d8 g* V& v! b2 Q
- r9 q# X+ I  q  电路板中寄生电感产生的原理与寄生电容形成的原理类似。也是布两条走线,在不同的两层,将一条走线放置在另一条走线的上方;或者在同一层,将一条走线放置在另一条的旁边,如图6所示。在这两种走线配置中,一条走线上电流随时间的变化(dI/dt),由于这条走线的感抗,会在同一条走线上产生电压;并由于互感的存在,会在另一条走线上产生成比例的电流。如果在第一条走线上的电压变化足够大,干扰可能会降低数字电路的电压容限而产生误差。并不只是在数字电路中才会发生这种现象,但这种现象在数字电路中比较常见,因为数字电路中存在较大的瞬时开关电流。. f; b# W8 B2 u' O) a4 N2 x# y

  h, J( p4 |2 g! W  为消除电磁干扰源的潜在噪声,最好将“安静”的模拟线路和噪声I/O端口分开。要设法实现低阻抗的电源和地网络,应尽量减小数字电路导线的感抗,尽量降低模拟电路的电容耦合。
: W( ?, B0 N! c% j$ L" h" M
1 X( D( Y' u- R0 m# l6 l 
: |4 D. t( v5 x* I结语
5 m! M6 H2 L' R9 N% \! u& b4 c' p. s
8 k; C& E5 d7 r- A4 d9 W  3 e% N! Q- O4 c9 w
  数字和模拟范围确定后,谨慎地布线对获得成功的PCB至关重要。布线策略通常作为经验准则向大家介绍,因为很难在实验室环境中测试出产品的最终成功与否。因此,尽管数字和模拟电路的布线策略存在相似之处,还是要认识到并认真对待其布线策略的差别。: |+ C5 _6 B! c# N
. Q4 i* ^9 \; K4 U) r
0 A6 r" N: U% k6 Z; b2 g# g" l
; G" A' ]/ s6 w1 C# g- l8 t  n

该用户从未签到

发表于 2021-2-23 16:12 | 显示全部楼层
PCB布线设计

该用户从未签到

发表于 2021-2-23 17:06 | 显示全部楼层
这个好文章
您需要登录后才可以回帖 登录 | 注册

本版积分规则

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号 )

GMT+8, 2021-3-8 06:23 , Processed in 0.093750 second(s), 22 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19925233282

快速回复 返回顶部 返回列表