SERDES串行接口测试点

syeshu

之前做serdes这一块从来没有加过测试点，因为担心引入stub，今天力科的人来讲解他们的协议分析仪，在高速信号耦合电容的位置加了测试点，通过差分探头焊接在测试点上，询问他们关于增加STUB的事也没有具体回答，只是说后续用的时候联系他们的FAE，想问问有没有大牛清楚这一块是怎么处理的
  v! b6 u6 v* _. e9 L  Y

briantseng

電容的pad 設計大一點點 可以讓探棒焊接就好內層部分只能放生,因為如果刻意去留測試點  那就真的有stub了
( j: b/ {% A* M$ C8 C( ]% f- l7 n

syeshu

briantseng 发表于 2021-2-26 15:35
電容的pad 設計大一點點 可以讓探棒焊接就好內層部分只能放生,因為如果刻意去留測試點  那就真的有stub了

1 }# [9 R- p8 y4 P. o嗯，他们今天来主要是推广协议分析仪的，对于这个问题语焉不详，没有正面回答，如果只是针对耦合电容的焊盘做的很小的改动，这样倒是能理解，回头找他们相应的技术支持再问问

startostar

2.5G以上一般不加，其实你不管是交流耦合还是直流耦合，想看波形和眼图都可以放在焊盘测。拉线加测试点肯定对信号质量有影响。
7 X  n( Y+ K: K) g% L" Pserdes阻抗匹配好就不会有问题

syeshu

startostar 发表于 2021-3-2 15:00
7 g6 m5 H& U# p1 C1 ^; z2.5G以上一般不加，其实你不管是交流耦合还是直流耦合，想看波形和眼图都可以放在焊盘测。拉线加测试点肯定 ...

嗯，之前都是在耦合电容上测，听他们说的拉测试点觉得有点疑惑，高速口就连打孔都需要做背钻，怎么可能允许拉测试点，也因为对方觉得我们是小公司，随口敷衍一下就行了，小客户太悲哀了
0 n" ~3 [7 [# F3 ~$ n" F