【疑问】有关于pads的Design Rules和verify design

buliaoqq

pads的design rules里封装或元器件规则可为特殊的封装或元器件定义相应的间距，但是发现虽然已经定义了元器件的间距，间距比default里面小，在verify design的时候还是会报错。不知道是定义的有问题还是软件的问题。

terrywang

body to body之间的clearance取决于layer 20的面积
7 X/ \# _1 G( p# c& x5 S7 a检查一下你的元件的layer 20是否正确

r_agreement

楼上的大哥，LZ说的不是body to body的问题吧？！body to body只能在Default里设置而在楼主说的component Rules里是灰色的，所以明显LZ说的不是这问题。
% _6 S4 [& M7 W( f/ G: |关于

r_agreement

楼上的大哥，LZ说的不是body to body的问题吧？！body to body只能在Default里设置而在楼主说的component Rules里是灰色的，所以明显LZ说的不是这问题。关于这个问题我也郁闷了好久，今天也在2005/2007两个版本上都试了很久：
1、componentrules是属于LatiumRules；
. e  Q1 T/ \- t  l2、componentRules只在PadsRouter起作用（虽然你在pads layout里设置）；所以lZ你那样做检查肯定是会报错的，这点你开DRC走线就很明显知道。
3、在pads2007里verify Design－LatiumDesignVerification然后点击Start你会发现它先开启padsRouter然后等走线完毕自动切换回pads layout而且你可以发现你设置得componentRules起作用了，我是通过线宽看出来的。
: y& _! ^2 a; p* J4 I3 G0 l0 @% C. O4 n4、在pads2005里跟2007同样操作，结果失败，软件死掉。不知道是我电脑问题还是软件BUG。
5、这个功能貌似是为了方便类似BGA扇出、走线用的。
6、具体关于Latium是甚么意思我不明白；
% O# E  Z! w. T我所了解到的就这些了，希望对LZ解决这个疑问有所帮助，同时希望真正理解这个功能的高手能出来说说给大家扫扫盲。
  m3 P$ Y. f+ \0 S$ ~说的不对请大家指正海涵。谢谢～