|
|
本帖最后由 超級狗 于 2021-3-16 15:12 编辑
. O! S+ i, I) P! b6 A
# ?/ x, }4 C; T% _4 ~電路貌似一個插分的 ADC 輸入，下拉電阻能放多大的值，要看 ADC 的輸入阻抗及被量測電路的負載阻抗。# x" ?8 F. e. P- U; H& p
5 @: s( ?& Z$ Z* Z踢哀（TI） 討論版上恰巧有一個人問了一個類ˋ的問題，他說在 ADS1115 的差分輸入放了 10K 的下拉電阻，卻導致 ADC 讀值誤差太大。0 Y9 Y0 v N6 y5 L2 _
6 T& P( _( J( O1 X# n
踢哀（TI）技術人員的回答如下（原理圖如附圖）︰! Q5 a- {) W& x- M/ f; t+ P
Therefore, to prevent floating inputs, add a pulldown resistor to the buffer input that is large relative to the divider resistance (at least 100x larger than your total divider resistance R4+R5) so it does not distort the divider ratio by much.
d A8 G3 T, V8 j: Z6 K& m& ?: B* }8 m3 [
If no-connect noise still too high add RF cap across input with RC=sample time interval. If worried about offset replace 10k shunt with 1M.
9 l8 i7 ^# \4 Q5 e- I! R% [! y) l: @7 G( C# }
所以，對於樓主的發問有三點建議。' ^# V" L2 B: i$ v
- 應該提供完整原理圖，此電路頭尾接到什麼地方，都要讓大家知道。版上發問的人常犯這個錯誤，隨便剪個圖就來發問，殊不知沒剪到的地方才是關鍵。
- 如果這是個插分 ADC 輸入，應提供 ADC 芯片規格書。
- ADC 所量測的電路若沒有原理圖，也要簡單敘述一下是什麼東西，好讓大家知道其特性。- j8 g9 N _* d! }/ E0 H
8 [% P$ X+ q% g& f
上述資訊會影響到大家給您答案的正確性！( c: Y4 O$ v0 e5 k( Y
4 _3 q# v. w2 {
( p1 L( L* [; K' F1 }% t
/ u. e7 t3 i2 z" W& w" A. `* g
( x* Q) @. b2 j& V3 F& H8 J; {( k* b+ e
|
|
/1 
发表于 2021-3-15 13:47
收藏
淘帖
支持！
反对！
发表于 2021-3-16 11:28
