[求助]每位可控方向的双向IO口怎么设计

wsk0523

网上可以查到的inout的设计方法，多是赋一个线型，然后用条件语句做个选通器。对地多位的一个端口如果方向一致很好操作，如果方向不同怎么办。
用systemverilog，我试了如下的代码:
3 v7 m% S  g' U8 n$ s        inout [DATA_BIT-1:0] io_port;
        always_comb
9 D9 ~, B  S! G. J, V$ a3 d( X        begin
                for(int i = 0; i < DATA_BIT; i++)
                begin
                         io_port= direction?'z:data_in;
5 r* i+ M2 g# D1 Q                end
        end
$ `1 _9 z9 K7 m2 _+ s
用quartus是可以的，但是用multisim仿真就会报错，
' @- A3 ~" @$ g, e7 U9 ]) [ 我想是代码不规范造成的，即使我把inout改为wire型，这里能过，multisim仍然是不能过。这该怎么办啊。我并不想每个端口一条一条地写assign，那样一来麻烦，二来使这个模块失去了灵活性，没法灵活地改变端口的位数。
3 j# V( _. s9 ?0 m! R% ^4 M4 H

kekek

帮你顶一下