芯片引脚滤波电容容值的选择

Second

芯片引脚附近的退耦电容，用多大的容值有没有定量分析一个计算公式？求指导。
; o$ ^6 [& I7 j5 c

Second

lize314 发表于 2021-04-16 11:21:05
" e% @6 Q% S1 Z; V& L参考下：
# \$ T( c5 T% k2 T9 B4 d数字电路中典型的去耦电容值是0.1μF。这个电容的分布电感的典型值是5μH。0.1μF的去耦电容有5μH的分布电感，它的并行共振频率大约在7MHz左右，也就是说，对于10MHz以下的噪声有较好的去耦效果，对40MHz以上的噪声几乎不起作用。1μF、10μF的电容，并行共振频率在20MHz以上，去除高频噪声的效果要好一些。每10片左右集成电路要加一片充放电电容，或1个蓄能电容，可选10μF左右。最好不用电解电容，电解电容是两层薄膜卷起来的，这种卷起来的结构在高频时表现为电感。要使用钽电容或聚碳酸酯电容。去耦电容的选用并不严格，可按C=1/F，即10MHz取0.1μF，100MHz取0.01μF。
高手和前辈们总是告诉我们这样的经验法则：“在电路板的电源接入端放置一个1～10μF的电容，滤除低频噪声；在电路板上每个器件的电源与地线之间放置一个0.01～0.1μF的电容，滤除高频噪声。”在书店里能够得到的大多数的高速PCB设计、高速数字电路设计的经典教程中也不厌其烦的引用该首选法则（老外俗称Rule of Thumb）

电容容值的选择跟电源PIN脚流入电流大小有没有关系？
/ w* z* C5 F- b* T. g4 |* |
/ H4 m2 E" ?6 Y: x

nevadaooo

没算过这个

lize314

参考下：
9 e; T1 ?' `9 v数字电路中典型的去耦电容值是0.1μF。这个电容的分布电感的典型值是5μH。0.1μF的去耦电容有5μH的分布电感，它的并行共振频率大约在7MHz左右，也就是说，对于10MHz以下的噪声有较好的去耦效果，对40MHz以上的噪声几乎不起作用。1μF、10μF的电容，并行共振频率在20MHz以上，去除高频噪声的效果要好一些。每10片左右集成电路要加一片充放电电容，或1个蓄能电容，可选10μF左右。最好不用电解电容，电解电容是两层薄膜卷起来的，这种卷起来的结构在高频时表现为电感。要使用钽电容或聚碳酸酯电容。去耦电容的选用并不严格，可按C=1/F，即10MHz取0.1μF，100MHz取0.01μF。
. r( j6 L* P# n5 n  e- n高手和前辈们总是告诉我们这样的经验法则：“在电路板的电源接入端放置一个1～10μF的电容，滤除低频噪声；在电路板上每个器件的电源与地线之间放置一个0.01～0.1μF的电容，滤除高频噪声。”在书店里能够得到的大多数的高速PCB设计、高速数字电路设计的经典教程中也不厌其烦的引用该首选法则（老外俗称Rule of Thumb）
& d. s. a( T! u( H" ?% Q, ]
( `& f' H( {' P

qunqunqn

将就的话有个经典的就是2.2UF 104UF 100PF 三个电容一起上 ，我们做射频 芯片都是这么做的

topwon

PCB板去耦电容大小选择与布置.pdf (953.74 KB, 下载次数: 25)

2021-4-16 11:41 上传

点击文件名下载附件
下载积分: 威望 -5

% n. j) F3 m: j2 [; ~ 去耦电容在PCB板设计中的应用.pdf (799.26 KB, 下载次数: 8)

2021-4-16 11:41 上传

点击文件名下载附件
下载积分: 威望 -5

5 [& t* G) R+ c& e" F8 i

今天多少号

普通的IC芯片 电源滤波用的104的比较多  
; V/ s% m0 P7 M' M1 {; {: c

xiaowenwu1989

都是按芯片规格书来的

zx_01

谢谢分享！

HEMUYUN

发表一点愚见：1.如果是正规芯片，能找到文档的那一种，文档里一般都会有推荐值；2.推荐使用esr低的电容，如果没有找到文档，推荐用一个103左右的电容，103也算是咱们常备的电容

zx_01

谢谢分享。