|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
用pads Logic画原理图的时候,创建了一个mcu模块的层次化符号,如下图。
! ], k, O- b/ N- H! N% F% r9 h6 `. F% V- y
, Z4 k: z- N8 M; `5 q
我想把P46连接到键盘模块的PS2_DAT管脚上,于是把与P46连接的网络改成PS2_DAT,结果奇怪的事出来了,层次化符号的管脚居然也跟着变了。
9 \6 B) G( R$ p/ a6 H9 M% d" n# h# r, R, }7 w. U
/ E4 g; F- C( q9 r8 b8 }, m
* f6 U& \+ B+ A! d! F2 H* ~5 F, `这就导致了MCU模块的P46管脚不能与键盘建立电气连接。6 y0 O; l/ M4 Q( r( I# E: f( e q
我的问题是,如何让这两个模块的层次化符号的管脚名称都不变,同时建立这两个管脚的连接?就像protel的层次化原理图那样。' P& w& ^ o k" p) W. p
如果把MCU模块图页的 P46 Off-Page也改成PS2_DAT,虽然可以建立与键盘模块的连接,但这样失去了模块独立性的意义了。1 ]$ i- ]- ~1 W- Y4 U' z: f+ k2 w
! T# D& N* }$ X) S" d |
|