有个阻抗匹配调试问题想问一下

whatawhiz · 发表于 2021-4-23 00:07

您需要登录才可以下载或查看，没有帐号？注册

x

大佬们我想问问，这种pa开漏输出带偏置电路的芯片，进行阻抗匹配的时候该在哪个点留testpoint呢
本来想着在A点处调试的，思考了一下虽然上面的L1那些对阻抗影响不大，但是这个隔直的C4是会影响阻抗的。所以现在有点纠结是不是该在B点处留一个testpoint进行阻抗匹配

LJL@13928847058 · 发表于 2021-4-23 08:36

请问下这个是射频电路吗？

whatawhiz · 发表于 2021-4-23 08:39

LJL@13928847058 发表于 2021-04-23 08:36:04
) v4 D5 V3 y2 | U请问下这个是射频电路吗？

是的????

whatawhiz · 发表于 2021-4-23 20:01

顶一下别沉了

summer xia · 发表于 2021-4-23 22:24

为什么要留测点呢？一般频率高的直接匹配就好了呀

whatawhiz · 发表于 2021-4-24 00:49

summer xia 发表于 2021-04-23 22:24:20% E+ S3 r% G5 f( A V9 {
为什么要留测点呢？一般频率高的直接匹配就好了呀

仿真出来跟实际还是会有误差，特别是为了缩减成本的情况下更为严重。。所以还是需要网分调试的。。

saladrf · 发表于 2021-4-25 16:01

测试点用在B点，当然好了。但在测试时要把射频芯片的管脚断开才行！否则射频芯片内部电路影响天线匹配的S参数测试。

cariban · 发表于 2021-4-26 22:07

测试点显然是A点更合适，因为隔直电容C4在测试输出阻抗的时候必须有。隔直电容本身对阻抗影响不大，一般可以看成一个0.5nH的电感

xukuoye · 发表于 2021-5-9 23:45

测试点要慎重哦位置不对会影响整个链路的

帐号		自动登录	找回密码
密码			注册

推荐内容 /1