关于晶振，看这一篇就够了

itch

, b6 z' G" |) H3 q) M$ S' c一、晶振简介
, R# E3 O2 J' ^/ o# Z: M8 \9 P无源晶振，准确的说叫晶体（Crystal），它没有极性。一般有两个引脚，需要专门的时钟电路和起振电容配合才能输出时钟信号。晶体一般是2脚或者4脚，2脚最常见。
& f% l5 n/ q3 E有源晶振（oscillator），只需要供电就可以输出时钟信号。可以认为是晶体和外围电路的结合（晶振里面包含了晶体和起振电路）。一般是四个引脚。
% H1 Y! K& {* c! h8 q" q5 |' M
* N' c, O( q. y8 c二、重要参数
1、标称频率（Normal Frequency）
4 [# y$ t, Z3 E( P晶振的标准频率，如8MHz、26MHz、32.768KHz等。
' c/ P( ?  j( e( I% F
$ h  N! d  Y% C) m- `: [2、温度频差（Frequency Stability vs Temp）
表示在特定温度范围内，工作频率相对于基准温度时工作频率的允许偏离，它的单位是ppm。此值越小表示精度越高，1MHz的晶振，1个PPM就是1Hz的偏差。

3、负载电容CL
负载电容是指晶振正常震荡工作所需要的电容。为使晶体能够正常工作，需要在晶体两端外接电容，来匹配达到晶体的负载电容。一般IC的数据手册中会给出负载电容的大小。
3 n3 k' n8 _# w+ t
晶振负载电容的计算公式是：
- }  }( }; h8 o0 c9 O; iCL=C1*C2/(C1+C2)+Cic+Cp
* f* h4 ~) N  H: p7 Q5 ~& DC1和C2为晶振两脚对地电容，称为匹配电容。
9 f1 f* @  Q7 A  g- o$ g0 U" n% [Cic为集成电路内部电容，Cp为PCB板的寄生电容，一般大小为3~5pF。

匹配电容一般取C1=C2=2CL，这样并联起来就接近负载电容CL了，在一般情况下，增大负载电容会使振荡频率下降，而减小负载电容会使振荡频率升高。

如果晶体所接的IC内部有负载电容，那外部的C1和C2就不需要了。
7 e7 [" J2 J" ~* [6 b
三、PCB设计注意事项
①两个匹配电容尽量靠近晶振摆放。
+ [) ]: z; c+ l# p
7 Z) Y% }0 s$ X& k- D②晶振由石英晶体构成，容易受外力撞击或跌落的影响，所以在布局时，最好不要放在PCB边缘，尽量靠近芯片摆放。

# i0 k' m) x5 q4 r) Z" K$ y& }③晶振的走线需要用GND保护好，并且远离敏感信号，如RF及高速信号。

- e" e7 S! A6 k' t$ y+ @# d④晶振的摆放需要远离热源，因为高温也会影响晶振频偏。

理论的

晶振的摆放需要远离热源，因为高温也会影响晶振频偏
$ @( G% C4 z# ?