关于差分线的一些问题（多组差分的设置及布线原则问题）

udoubleu

又来求助了。。
最近在画一个有hdmi接口的板子

hdmi线上有4组差分对，这个在orcad里都分别设置过了
: ^9 @. j8 U$ g. I8 F4 h+ ~
4 p" y$ j* g& \3 j* X% F% L2 R但之后我在考虑，这几个差分对，是否需要像数据总线一样，设置等长？
如果需要，怎么设置？

另外，桉说查分走线有一个尽量避免过孔的原则
+ k" b. o; X7 \6 t+ l9 X: L3 d
' s  U! s' Z4 J可我的板子，用差分线连接的接插件与芯片必须放在板子的两面，且都是表贴封装
4 P& o, k& v- \4 r- g  p4 X3 q6 f
5 z& Z* G& p9 Q) a1 W1 Y$ O这样的话就不得不扎via了
5 G, Y6 q) O1 N% n0 h# @如何解决？过孔的位置是不是有什么讲究？

zwhappy08

等长还是要的，延时不一样可能会出问题。via是尽量少打，因为via的阻抗不能控制、可能会改变参考平面，造成阻抗不连续，而且线间距会改变。不得不打via也是没办法，打一个应该没什么问题。至于via的位置，个人感觉靠近接插件吧

udoubleu

多谢ls二位
( T+ }$ o3 L& V- P, [) X
$ t( X0 W/ N7 F% G( P* G2 `% ^能在问一下多组差分线如何设置等长么。。
我最开始想把他们设置为一整组数据总线
- r# w. O) m  G* c+ Q" N但是差分对又无法设置了。。

% u/ Y7 U- k4 J, u4 _7 W分别设置差分对的话，又没法顾及组与组之间的等长
3 p& P7 B5 C" m# |) E
' a9 x, T+ B4 j, Y+ k- S6 r8 y: [打孔后肯定是同层的。。这个板子一共就2层。。

owencai

与楼主遇到一样的问题，楼主搞定后请分享下，谢谢~

lidin

/ b3 a1 w* H$ O( v我知道的方法有两种，大部分教程都说用建立模型的方式，对不熟悉约束的人看了头大。
+ `5 a: J& E, g2 |8 _- C2 ?8 r' X不知道你的约束设置水平到哪个境界了
现在我说个自己摸索的比较简单的建立方式
! p- @" I/ @5 ~举例说两对差分等长设置你参考下，假如有差分对RX1（RX1+,RX2-)与RX2(RX2+,RX2-)
在ECset面板Net->Routing选择Relative propagation Delay
在右边Objects下找到RX1与RX2并点前面的+展开，这时候可以看到四条NET，RX1+,RX1-,
9 q  \- {# t) o; i9 hRX2+,RX2-，按住键盘CTRL键鼠标左键点选四条Net,鼠标右键Create->Match Group.. 在弹出的对话框自己命个名字比如MG1然后确定，这时我们发现RX1,RX2两组差分对的四条Net到MG1群组了，四条Net可以任意选一根长度做Target,回到PCB里就可以绕你的等长啦！

' ~( O" b( R- Q, v如果你普通的等长都没设置过的话，那就请到论坛搜下教程，练好基本功先
% ?3 g6 G3 P4 r# j

wallyqin

3ks