走线高速信号走线的九大规则

ByElmer1

规则一：高速信号走线屏蔽规则

        在高速的PCB设计中，时钟等关键的高速信号线，走需要进行屏蔽处理，如果没有屏蔽或只屏蔽了部分，都是会造成EMI的泄漏。
        建议屏蔽线，每1000mil，打孔接地。
        
        规则二：高速信号的走线闭环规则
        由于PCB板的密度越来越高，很多PCB LAYOUT工程师在走线的过程中，很容易出现这种失误，如下图所示：
* B7 g4 y) D9 h; X; a9 l        
: ~% j: C& F0 H        时钟信号等高速信号网络，在多层的PCB走线的时候产生了闭环的结果，这样的闭环结果将产生环形天线，增加EMI的辐射强度。
$ W6 `0 w7 F. ]: Z6 {8 z) H        
        规则三：高速信号的走线开环规则
        规则二提到高速信号的闭环会造成EMI辐射，同样的开环同样会造成EMI辐射，如下图所示：
        
        时钟信号等高速信号网络，在多层的PCB走线的时候产生了开环的结果，这样的开环结果将产生线形天线，增加EMI的辐射强度。在设计中我们也要避免。
9 i/ S8 u& F& H- y2 G        
        规则四：高速信号的特性阻抗连续规则
4 o/ f7 ?& }9 |% Q$ c: V/ S        高速信号，在层与层之间切换的时候必须保证特性阻抗的连续，否则会增加EMI的辐射，如下图：
        
: \8 Z7 E% [4 _+ L% T  c4 J9 p        也就是：同层的布线的宽度必须连续，不同层的走线阻抗必须连续。
# q( e4 C5 k0 N0 q        
% ]' W- [7 D' f2 l% b3 U3 o        规则五：高速PCB设计的布线方向规则
        相邻两层间的走线必须遵循垂直走线的原则，否则会造成线间的串扰，增加EMI辐射，如下图：
4 O0 r7 h* f; }& X/ k        
        相邻的布线层遵循横平竖垂的布线方向，垂直的布线可以抑制线间的串扰。
6 \1 a1 T; @4 ?" Q' y' U        
        规则六：高速PCB设计中的拓扑结构规则
        在高速PCB设计中有两个最为重要的内容，就是线路板特性阻抗的控制和多负载情况下的拓扑结构的设计。在高速的情况下，可以说拓扑结构的是否合理直接决定，产品的成功还是失败。
5 G4 l2 ~# k  W$ Y        
       就是我们经常用到的菊花链式拓扑结构。这种拓扑结构一般用于几Mhz的情况下为益。高速的拓扑结构我们建议使用后端的星形对称结构。
        
        规则七：走线长度的谐振规则
4 T$ b& ~5 U( J! T5 U2 d0 T- h- u        
        检查信号线的长度和信号的频率是否构成谐振，即当布线长度为信号波长1／4的时候的整数倍时，此布线将产生谐振，而谐振就会辐射电磁波，产生干扰。
        
/ w4 S& B* l1 l        规则八：回流路径规则
        
        所有的高速信号必须有良好的回流路径。近可能的保证时钟等高速信号的回流路径最小。否则会极大的增加辐射，并且辐射的大小和信号路径和回流路径所包围的面积成正比。
        
- B# y7 E6 Y: J5 V        规则九：器件的退耦电容摆放规则
" I2 x8 S7 u2 g2 X$ Q  }3 a        
        退耦电容的摆放的位置非常的重要。不合理的摆放位置，是根本起不到退耦的效果。退耦电容的摆放的原则是：靠近电源的管脚，并且电容的电源走线和地线所包围的面积最小。

ESCAPE

相邻两层间的走线必须遵循垂直走线的原则，否则会造成线间的串扰