TA的每日心情 | 慵懒
2020-8-28 15:16 |
|---|
签到天数: 3 天 [LV.2]偶尔看看I
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
高速电路设计中的信号衰减是让人头疼的一件事，作为电路设计工程师在布线时应该降低信号衰减。本文主要介绍高速电路设计中降低信号衰减方法，希望对你有所帮助。
7 w2 z# f8 W: r% H4 G( J% T0 @1 b* ?! H3 ?# e+ U: {2 ^! L
一、降低电抗路径/ s8 y% L! S* F. b' R3 z
. o( W* e: ~ [1 H+ i$ R# ~6 e/ ]/ a 在高速电路设计中，将接地层分为数字部分和模拟部分，但应将这两个部分连接在靠近电源的地方，以便提供一条短的电抗路径。同时，将电路接地通孔栅栏放置在高速电源平面周围会产生良好的抑制效果，因为它会产生两个异相辐射器。
* X: B5 f; \5 N3 N3 {5 Q; L6 |2 W. B+ l9 y. ~
二、保证电源完整性$ g$ A% m+ p4 c9 |
* \9 P2 g! n/ y2 ]8 [# d
高速电路设计时加一个高速地，这样防止模拟电路和数字电路对高速电路部分产生干扰和辐射。如果层数允许，将高速电源平面放置在两个接地平面之间，这将使板上的高速电源平面和接地平面分离。
; D3 e5 ~- M# H; s' `
5 z/ k* V0 s* t v 三、确保阻抗一致性 ^2 U/ F( B8 k4 G+ o& |+ x
( `3 H, R9 \# _% u# D
在高速电路设计中，由于高速信号会在较短的走线上产生传输线效应，因此较好使高速走线尽可能短。在电路板上使用阻抗控制，以确保走线在整个电路板上具有一致的阻抗。% q1 P: K) L/ D# T
/ n( \( w; w6 h+ Y8 p3 F 四、注意过孔
: G8 x$ R, I N- y2 b- n3 q
; S' o/ A8 f/ t* V1 t5 [1 m 高速电路设计时，以尽量降低使用过孔数量。因为每个通孔都会给走线增加阻抗，而设计通孔以使其具有与走线匹配的特定阻抗非常困难。应该对任何通孔进行反钻，以防止信号共振，并且应格外小心，以确保差分对上的反钻是对称的。如果必须要在高速走线上使用过孔，选择是并行使用两个过孔以防止阻抗变化。这样有两个好处，1、它降低了走线上的附加阻抗；2、并联的两个通孔的总阻抗降低，从而增加了通孔对信号的低谐振频率。
# t- D2 l7 i5 V. j
! t" k8 d* }; l3 e1 ?! O 五、使用表面贴装元件
8 s) B# y7 I6 f. K
" }* M& Y2 s" z3 p" m( y* K' ^ 高速信号设计时，使用表面贴装元件。因为使用通孔组件，则元件引脚上的剩余部分会产生另一个信号反射源，从而引起信号衰减。
+ r7 D% ~2 i$ A3 V$ \. i, W# y6 h w) Q' }- s0 G; a/ w3 j$ l# f
|
|
/1 
发表于 2021-4-30 14:26
收藏
淘帖
支持！
反对！
