找回密码
 注册
关于网站域名变更的通知
查看: 10370|回复: 56
打印 上一主题 下一主题

在DDRII和DDRIII中 VRAM部分placement方式 利弊简谈~

    [复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2011-4-22 11:34 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
      因為 VRAM BGA 的placement的不同,造成 layout 和 tune equal length 的难易度也会不同。在此show 出两种 placement的方式,供大家参考。    一、在DDRII设计中
: F" t6 [" y. F  N" b$ L- W  |) [. G. U+ V
* G; ]3 C- Y+ b4 M; n
第一种placement 方式:
1 W7 |% H2 w" F, B4 M     
  f0 P7 Q! r6 Q5 O$ _  P# g) X     第二种placement 方式
- f- j5 k7 p: X* X# o. `     
. ]3 V2 @8 Z4 O 总结:以上两种placement方式所佔据的空间大致相同,第一种方式在Y轴需要更多的空间;第二种方式则在X轴方向会佔据更多的空间,但它节省了Y轴上的空间。
: n$ d2 G; k6 a( l) v- V  K! g        在拉线方面,第一种方式data组内的长度相差不多,但group 与group之间相差很大(这点尤其在DDRIII时表现很突出);第二种方式 group 与group之间 的长度相差不大,但 data组内则相差较多。
# I8 b' q) A. _" G+ ~         而address也是各有千秋。因為DDRII的Address pin在小BGA的一端,因此第一种方式address的路径上不会有data挡路;而第二种方式则会必须从小BGA外面绕,但接小BGA的那一段可以直接用表层接,整段trace会小一颗via,少换一次层,且等长较好tune。, O9 ^" x5 V8 E4 C/ t: ~

评分

参与人数 8贡献 +26 收起 理由
lixc2008 + 5
heweishuai78 + 2
ymf2529 + 5 辛苦了!
summmmmm + 2 辛苦了
alewe + 2 感谢分享
zyunfei + 4 感谢分享
zlei + 4 辛苦了!
fromnow + 2 LZ辛苦

查看全部评分

该用户从未签到

2#
 楼主| 发表于 2011-4-22 11:44 | 只看该作者
回复 天使旋律 的帖子
. b9 s% `: o8 d6 w; Z  N$ G
- J0 ~9 t8 a: v1 C7 o, U6 d* m, c二、在DDRIII设计中:第一种placement方式:
2 s/ q) g0 }  K5 @4 e2 j " I# |# c; q* L+ c; Y. V
2 T3 M2 y& }2 Y1 t" q/ K0 \
第二种placement 方式:4 `1 D2 i* [8 W4 Q
' R, O4 c0 s: W) Z6 k7 ]. ?/ w
) T' C2 E/ ?8 n1 [# T
总结:以上两种placement方式所佔据的空间差别较大,但第一种方式在Y轴需要更多的空间;第二种方式则在X轴方向会佔据更多的空间,但它节省了Y轴上的空间。
. _) ~# u: s! a- F7 m& n3 m        这两种placement方式的最大差别还是在拉线和调等长的时候表现出来。
- C- {. ~# ^! f1 N* _! ~         data 方面,它的pin define与DDRII是有区别的,整个Group是完全集中的。第一种方式Group I 与Group II的长度误差大概在800mil左右;而第二种方式可以减少这方面的局限。
1 }" E2 h* L2 b) e* F         addres 方面,第二种方式的优点更加明显,不但比第一种方式少一颗via,少换一次层,且用表层可以使两个小BGA 直接相连。且等长不用说也可以很容易做到。& p0 W3 {; A1 P, l' d; P

6 @6 z& h. {9 j     如下图:
0 e7 o9 J4 _; G   
( {: h0 H$ q& Z, }按照上图的placement方式,每个小BGA data中的三个group可以走在同一层,另外一个group 可以与address走一层。且等长也较easy!
( r0 B+ e6 e# C. s$ T- C       也许,这对Cost down 来说是一个不小的福音!!!
& K! Z  p# T5 J: n) v0 ]        而第一种的placement方式,对拉线和等长都有不小的难度,用四个内层还走得那麼辛苦,
; B2 i; ]" K& B9 F. n如下图
3 L# Q: Q' X& m. |  ]" _" m7 s5 V+ t7 ?' {
# J; C' I8 E7 X5 L
6 V& \" e1 N+ f  u! {5 D0 b% r
* O6 g4 p! }* Q4 t

  }: s! S$ Y# {1 }0 L弦外之音,抛砖引玉:
$ V) C' ?& ~$ t; o GDDRIII共用Address和 Command的小BGA Data 可以swap,swap方式如下:2 z+ Q3 I# A+ R& o& l% m+ Z
          同一BGA的data group可以换,但必须保証DQS/DM的pin 互相对应。  m2 r5 |' K" d
          同一group的data net 可以互换。
* }! B2 Y: \; I1 x& w5 A3 ~  S! w! v% e3 {' Z, s7 T- m

点评

不错  发表于 2012-1-31 11:38

评分

参与人数 2贡献 +7 收起 理由
fromnow + 2 原创内容
winricky + 5 感谢分享,解释的很棒

查看全部评分

  • TA的每日心情
    郁闷
    2019-12-19 15:11
  • 签到天数: 6 天

    [LV.2]偶尔看看I

    3#
    发表于 2011-4-22 11:49 | 只看该作者
  • TA的每日心情
    开心
    2025-6-11 15:53
  • 签到天数: 19 天

    [LV.4]偶尔看看III

    4#
    发表于 2011-4-22 13:13 | 只看该作者
    结论呢?

    该用户从未签到

    5#
     楼主| 发表于 2011-4-22 13:26 | 只看该作者
    回复 wzh6328 的帖子
    4 Q4 f2 I6 V7 K! p* S1 g8 I1 G: c4 ^, o  l  X' s4 e/ l
    结论就是,在DDRIII元件的place,推荐第二种placement方式;至于DDRII设计,两种情况都有自己的利弊,看自己的想法了,呵呵~

    该用户从未签到

    6#
    发表于 2011-4-22 17:52 | 只看该作者
    LZ辛苦,很直观,很强大~

    该用户从未签到

    7#
    发表于 2011-4-23 15:24 | 只看该作者
    :victory:

    该用户从未签到

    8#
    发表于 2011-4-23 20:45 | 只看该作者
    LZ辛苦了

    该用户从未签到

    9#
    发表于 2011-4-23 21:18 | 只看该作者
    lz强大啊

    该用户从未签到

    10#
    发表于 2011-4-24 11:38 | 只看该作者
    不错

    该用户从未签到

    11#
    发表于 2011-4-24 11:45 | 只看该作者
    太棒了,最需要的就是这种复杂器件的place经验

    该用户从未签到

    12#
    发表于 2011-4-24 12:06 | 只看该作者
    不错.很有启发意义.

    该用户从未签到

    13#
    发表于 2011-4-25 15:49 | 只看该作者
    学习中,感谢楼主分享

    该用户从未签到

    14#
    发表于 2011-4-25 21:59 | 只看该作者
    只要层数够,怎么摆都行

    该用户从未签到

    15#
    发表于 2011-4-26 09:20 | 只看该作者
    回复 CAD_SI 的帖子/ {) k) p3 a6 k: r& L
    & k: ^7 _+ c5 Z* x/ i, Y
    呵呵,如果这么说,那么如果工厂不考虑亏本,买方不考虑消费,还用我们设计做什么?
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-6-18 13:09 , Processed in 0.093750 second(s), 28 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表