|
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
最近在做有关FPGA的仿真,在ISE中约束管脚和电平后,生成IBIS模型,可是仿真时出问题,拓扑结构能够提取出来,但是仿真时提示"cycle.msm does not exist"tlsim里面内容如下:
2 i5 M* w2 J5 j3 e M+ x**** Tlsim command line ****5 k: y( x) z) T; w3 a( N- S. H0 y! o
tlsim -e 2.000000e+001 -r 0.200000 -o waveforms.sim -dl delay.dl -dst distortion.dst -log tlsim.log -ocycle cycle.msm main.spc
0 @2 p! e& y% p% j& [+ U
" S. w) N8 ~+ u# N" v0 O# f*********************************************************& [) ]% Z x! h5 H; a) ?3 k d
Failed To Compile SubCircuit xUHF==RECEIVER_icn_ckt 1 UHF==RECEIVER_icn_ckt
2 y' I" N" G- k4 A
7 ]& w5 {" Z" }& s; W3 J3 Q- `( k8 ?4 M: p. y% M3 @' i
*********************************************************
0 k4 J1 w4 p; ~7 L( c7 V, c! s' ?$ l; Y9 f
*********************************************************
+ S4 N; Q6 j" M( {- A' M ABORT:The Circuit is Empty / u/ R! L$ Y" ]
4 T$ B" }+ p8 t: R& I# q" E
$ z/ o( ~ P' [8 j- u9 W5 ?
' g: Y' ^! b# \# \$ Y% I2 @
6 [+ g) g% h. B2 R j. I; J在audit所仿真的网络时,有错误:7 K, T, v; N- I& V
ERROR >> Pin(s) with conflict between PINUSE property
; W! M! V7 ]$ Q and signal_model parameter in IbisDevice pin map :
8 Q5 F I; Q8 ?, Q Pin Component Pin Use Signal Model Design
1 i! G- C% p9 {3 l+ J; `8 [/ | --- --------- ------- ------------ ------! `+ i% Q+ N4 Z# P2 M* R
B4 U11 NC SPARTAN6_PINASSIGN_LVDS_33_TB_25 UHF==RECEIVER
$ D& e) f! c n+ V& C
E" D' Z( x+ M. e2 l" `: g2 b y8 X! d) s! k" ?. _- t
请各位大侠帮忙!!!多谢!!!
; ~; M. A( c7 |
5 _! _$ { ^) F R/ q7 y6 Y |
|