找回密码
 注册
关于网站域名变更的通知
查看: 1577|回复: 0
打印 上一主题 下一主题

allegro 更新网络表出错

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2011-4-28 17:46 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
各位大侠
! |  s' @1 l) b+ M" U& ~我的allegro 在更新网络表的时候  提示遇到一个问题 必须离开,然后就有一个netrev .st  文件( ~! b2 e4 [- ~8 o
/ X4 @" k0 J" J& n# G
内容如下!  r# _" C4 h  O* h. Z

# W3 q, U1 W4 O3 G2 mcadence Design Systems, Inc. netrev 16.2 Thu Apr 28 17:44:12 20114 h' O( P2 D) X3 k$ ^
(C) Copyright 2002 Cadence Design Systems, Inc.
6 N7 g+ `+ [- a------ Directives ------
/ M) U; k& ]4 N( u6 s- `) ?3 C7 X1 KRIPUP_ETCH FALSE;
) P) o( H/ {" V/ x) SRIPUP_SYMBOLS ALWAYS;
# ?- u2 e, Y/ d% g' W5 G/ HMissing symbol has error FALSE;6 {7 C* @) ?3 d8 H' o
SCHEMATIC_DIRECTORY 'F:/allregoe/XC3S4000/sch/allegro';* c* @( {' Z) d! c5 U7 S6 z# _3 ^
BOARD_DIRECTORY '';# M) R( {6 {( o7 y
OLD_BOARD_NAME 'F:/allregoe/XC3S4000/pcb/XC3S4000v1.brd';4 d, }0 T4 _8 F1 F: k7 a
NEW_BOARD_NAME 'F:/allregoe/XC3S4000/pcb/XC3S4000v1.brd';6 b) d* i: Q( {& p! [
CmdLine: netrev -$ -i F:/allregoe/XC3S4000/sch/allegro -y 1 F:/allregoe/XC3S4000/pcb/#Taaaaaa03992.tmp
, [( Z/ Q- T6 U8 V$ F/ A4 I+ Q------ Preparing to read pst files ------' e% \1 x. u! {/ Z/ U" @
Starting to read F:/allregoe/XC3S4000/sch/allegro/pstchip.dat
1 Q: \9 a; j5 U# L; ?2 T   Finished reading F:/allregoe/XC3S4000/sch/allegro/pstchip.dat (00:00:00.14)
3 n3 E6 k& w5 ?Starting to read F:/allregoe/XC3S4000/sch/allegro/pstxprt.dat
: z* \( n, {# k* D3 l: n. v   Finished reading F:/allregoe/XC3S4000/sch/allegro/pstxprt.dat (00:00:00.00)5 {; W" x; t8 z' ?# t5 j, V
Starting to read F:/allregoe/XC3S4000/sch/allegro/pstxnet.dat   u8 E- \' x: b
   Finished reading F:/allregoe/XC3S4000/sch/allegro/pstxnet.dat (00:00:00.04)
. A5 h1 A2 ?% r) Y4 Q2 [# i  |------ Oversights/Warnings/Errors ------# G6 `) ]% T7 k9 y6 x* k( C

3 F* M* ~# B) M#1   Run stopped because errors were detected
" X( O9 q5 z0 U8 K+ ?. anetrev run on Apr 28 17:44:12 2011+ S/ B( J. O( I" V+ f& ?
   DESIGN NAME : 'XC3S4000'
! ?/ I9 K7 `3 i4 M- T$ A+ v   PACKAGING ON Sep 28 2008 21:55:15
. I" x6 w5 y1 s8 \& ^   COMPILE 'logic'
3 `! q2 |' j% }1 x) H# o   CHECK_PIN_NAMES OFF9 A* ?0 a4 z* N. |& f& a7 u( A' B7 v
   CROSS_REFERENCE OFF* S, R2 M2 w9 E- Z& i5 W
   FEEDBACK OFF
3 T/ F; T( Z8 Z9 o8 u: t   INCREMENTAL OFF# \' i" d1 s+ ^% Y5 I8 x8 _
   INTERFACE_TYPE PHYSICAL) `  e' F7 S* n& f5 m
   MAX_ERRORS 500, h; b2 [5 B+ ^2 @
   MERGE_MINIMUM 5  y& w% k9 z2 i! j3 L
   NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'3 a9 C0 F9 i8 f9 T
   NET_NAME_LENGTH 24% S. z9 `+ A0 |' U
   OVERSIGHTS ON/ I+ ?" ~5 I. K* K% P
   REPLACE_CHECK OFF
  N7 J7 H: J- f5 b7 h( W) Q   SINGLE_NODE_NETS ON
* A2 g8 x: C4 N% X3 O. j8 ~   SPLIT_MINIMUM 0& }: s) V7 ~8 Z/ |1 u  y
   SUPPRESS   20. d/ r' P6 S& G: g' `/ N& L0 C
   WARNINGS ON
, C4 i# z& b0 K6 V. K  1 errors detected
: ~. K& A! c8 E3 z8 @" X, T No oversight detected
  j0 ^2 ~$ H' y: [ No warning detected
1 w, H' B3 r' p: P7 w: u- tcpu time      0:04:33& o# j$ o, C, ^/ D0 g! d
elapsed time  0:00:03  w, `1 l. [  K5 l, t9 u4 Z# Y
0 V$ @9 m% R$ a. H$ n
- @4 Q2 O& P# w- D/ K4 _

% M4 _9 Z4 T* v* w我刚开始都好好的,突然这样了,   我新建了了一个PCB,是可以更新网络表,不知道那里出了什么问题还是怎么了!请各位大侠帮忙分析下!谢谢!!!3 Z! `) g* H& r" Y) B: s! i" O

3 u( A  [. k( _  c2 w" b# u& C/ P( C
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-10 16:42 , Processed in 0.125000 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表