找回密码
 注册
关于网站域名变更的通知
查看: 1578|回复: 0
打印 上一主题 下一主题

allegro 更新网络表出错

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2011-4-28 17:46 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
各位大侠& a1 c# |" [' v3 G  H
我的allegro 在更新网络表的时候  提示遇到一个问题 必须离开,然后就有一个netrev .st  文件# o, ^) J! a- Y6 c* M6 _5 n( F

* A+ `; ?, n- t! h内容如下!. y# S. y9 j$ e9 n! N3 X- A5 h6 t( y

' I8 l/ {4 `  Y- s7 xcadence Design Systems, Inc. netrev 16.2 Thu Apr 28 17:44:12 2011
2 h. }9 S& }& i2 s* b. B. h(C) Copyright 2002 Cadence Design Systems, Inc.. V" E5 \4 n; ?% C# q! @: e, _
------ Directives ------1 x" R4 t+ y6 P9 G  ]# |
RIPUP_ETCH FALSE;
8 s9 g7 U" A3 x+ c& J7 z1 FRIPUP_SYMBOLS ALWAYS;- v; y+ Z) \  A
Missing symbol has error FALSE;
% T3 t( \9 \" s7 ESCHEMATIC_DIRECTORY 'F:/allregoe/XC3S4000/sch/allegro';
. `; b% Z3 e( V8 s5 ?  hBOARD_DIRECTORY '';
2 H1 e/ Q  z. |% a. I2 J1 ^OLD_BOARD_NAME 'F:/allregoe/XC3S4000/pcb/XC3S4000v1.brd';
) B+ M2 h1 r8 M( x# [NEW_BOARD_NAME 'F:/allregoe/XC3S4000/pcb/XC3S4000v1.brd';" I) t6 }. ]9 H# _1 h) Q# [" \* z
CmdLine: netrev -$ -i F:/allregoe/XC3S4000/sch/allegro -y 1 F:/allregoe/XC3S4000/pcb/#Taaaaaa03992.tmp
# Y. F% @& F# J$ f2 l2 D, s------ Preparing to read pst files ------
% Y# _3 i3 W6 L& Y. C/ FStarting to read F:/allregoe/XC3S4000/sch/allegro/pstchip.dat
7 t! I7 R7 v) P. _3 Q5 o4 {" Z   Finished reading F:/allregoe/XC3S4000/sch/allegro/pstchip.dat (00:00:00.14)
3 J6 h+ n' m3 H& }7 I2 n0 W( @Starting to read F:/allregoe/XC3S4000/sch/allegro/pstxprt.dat ' p' C. k( b& i9 h6 k$ p
   Finished reading F:/allregoe/XC3S4000/sch/allegro/pstxprt.dat (00:00:00.00)6 H9 r# v3 ^5 ?9 D, B' d
Starting to read F:/allregoe/XC3S4000/sch/allegro/pstxnet.dat 3 f  m0 L2 y' s( _: m
   Finished reading F:/allregoe/XC3S4000/sch/allegro/pstxnet.dat (00:00:00.04)! t9 r$ A! c% e
------ Oversights/Warnings/Errors ------( r8 f6 @, ?4 d; c! \! p5 {. Q

1 N( ]- G% O8 f, ~% l#1   Run stopped because errors were detected1 O- Y: X7 v9 m  w. ^* L7 r
netrev run on Apr 28 17:44:12 2011
* q, e$ w; H9 x7 y   DESIGN NAME : 'XC3S4000'
& y- p3 t, @' G$ O- I: Y, o   PACKAGING ON Sep 28 2008 21:55:15
0 j+ P3 w3 O% l6 P8 i7 t& G   COMPILE 'logic'
0 v0 Z5 g  m- N+ S& j' d   CHECK_PIN_NAMES OFF
2 g7 {) u2 N) k' z" D/ {+ i   CROSS_REFERENCE OFF+ E( \# A4 L5 B! i) h1 D- p# F9 Y
   FEEDBACK OFF
! e  y( e: |7 S& j+ a   INCREMENTAL OFF
1 I; u2 ?+ F, z# h   INTERFACE_TYPE PHYSICAL+ g  T  m2 n5 I
   MAX_ERRORS 500. P+ ?6 t# t. M8 l
   MERGE_MINIMUM 5: f! |: G0 e% v! g
   NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'* J5 |: |$ @( f% t# F
   NET_NAME_LENGTH 24
$ N. A% b; @# C7 M* T8 f   OVERSIGHTS ON4 L8 C5 w/ T5 Z3 P$ z' R
   REPLACE_CHECK OFF
3 `* u( O7 C: }2 g4 R   SINGLE_NODE_NETS ON9 z2 _* R$ F& s0 V- H) Y
   SPLIT_MINIMUM 0
! [3 T" O# Z* B9 _   SUPPRESS   20
7 ]! z2 P- A1 p( |- |- C, R   WARNINGS ON
: N2 i) d; b0 T4 C: ^  1 errors detected& f( O) t4 w. L8 a# x8 K
No oversight detected# c; P" O+ w, i% R
No warning detected
; z) ]% e9 u& E% Vcpu time      0:04:33) c4 `% Y. s2 |/ p, [$ q5 H1 @
elapsed time  0:00:03
- h( {( N5 |, O! F) l$ H( V) }# {0 K% G$ c
3 p# R3 b( [4 Q+ `: B3 [( J9 u# k

4 E8 g. ?" k1 M  D6 r  X我刚开始都好好的,突然这样了,   我新建了了一个PCB,是可以更新网络表,不知道那里出了什么问题还是怎么了!请各位大侠帮忙分析下!谢谢!!!
. B1 V. j" h; n4 y( i$ G2 [% F) K/ c5 w. m! a+ E6 D
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-16 22:35 , Processed in 0.109375 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表